《计算机组成理原》复习综合题总结.ppt

某计算机主存容量为1024块，Cache容量为32行，采用组相联映射，Cache每组4行，每行64个字。假设开始时Cache为空，CPU从主存单元0,1,2…….3071依次读出3072个字，替换使用LRU算法，求命中率。如果再重复2次,求命中率。;某计算机有8条微指令I1—I8，每条微指令所包含的微命令控制信号见下表;解：为了压缩指令字的长度，必须设法把一个微 指令周期中的互斥性微命令信号组合在一个 小组中，进行分组译码。;已知某机采用微程序控制方式，控存容量为512×48位，微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。请问：微指令中的三个字段分别应多少位？;控存容量为8单元，运算器结构如图，R1 、R2、R3 是三个寄存器，A和B是两个三选一的多路开关，通路的选择由AS0、AS1和BS0、BS1端控制，例如BS0BS1=11时，选择R3，BS0BS1=01时，选择R1……，ALU是算术/逻辑单元。S1S2为它的两个操作控制端。其功能如下： S1S2 = 00时，ALU输出 = A S1S2 = 01时，ALU输出 = A + B S1S2 = 10时，ALU输出 = A – B S1S2 = 11时，ALU输出 = A⊕B 请设计控制运算器通路的微指令格式。;某机运算器框图如下，BUS1～BUS3为3条总线，信号a、h、LDR0～LDR3、S0～S3等均为电位或脉冲控制信号。 ??? ①图中哪些是相容微操作信号？哪些是相斥微操作信号？ ??? ②采用微程序控制方式，设计控制字段微指令格式，并列出各控制字段的编码表。;① 相斥：L,R,S,N; S0,S1,S2,S3; a,b,c,d; e,f,g,h; 相容：LDR0,LDR1,LDR2,LDR3,i,j,+1 LDR0,LDR1,LDR2,LDR3,i,j,+1与相斥组中的任意信号 相斥组中的一个信号与其他相斥组的任意信号;下图为某处理机逻辑框图，有两条独立的总线BUS1、BUS2和两个独立的存储器IM、DM。已知指令存储器IM的最大容量为16384字（字长18位），数据存储器DM的最大容量为65536字（字长16位）。 （1）分析下列各寄存器的位数：程序计数器PC、指令寄存器IR、累加器AC0和AC1、通用寄存器R0-R3、指令存储器地址寄存器IAR、指令存储器数据寄存器IDR、数据存储器地址寄存器DAR、数据存储器数据寄存器DDR。? （2）LDA A 指令的功能为（A）→ AC0，画出指令周期流程图如下，在横线处标出相应的微操作控制信号序列。;（2）LDA A 指令的功能为（A）→ AC0，画出指令周期流程图如下，在横线处标出相应的微操作控制信号序列。?;CPU的数据通路如图所示。运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号。 机器指令“LDA(R3),R0”实现的功能是：以(R3)的内容为数存单元地址，读出数存该单元中数据到通用寄存器R0中。请画出该取数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。; 机器指令“LDA(R3),R0”功能：以(R3)的内容为数存单元地址，读出数存该单元中数据到通用寄存器R0中; 设某机有5级中断：L0—L4,优先次序为L0最高,L1次之,L4最低。现要求将中断程序的处理次序改为L1-L3-L0-L4-L2，试问： （1）下表中各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位，该位为“0”表示允许中断，该位为“1”表示中断屏蔽）？ （2）若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。;5级中断L0—L4,优先次序为L0最高,L1次之,L4最低。现要求将中断程序的处理次序改为L1-L3-L0-L4-L2，若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。; 某计算机的中断系统有4个中断源，每个中断源对应一个屏蔽码，该位为“0”表示允许中断，该位为“1”表示中断屏蔽。中断响应的优先次序为1→2→3→4，中断的处理次序和中断的响应次序是一致的。 （1）各级中断处理程序的各中断级屏蔽值如何设置，完成CPU的运动轨迹。 （2）在不改变中断响应次序的条件下，通过改写屏蔽码可以改变中断处理次序，要使中断处理次序改为1→4→3→2，则各级中断处理程序的各中断级屏蔽值如何设置，完成此时CPU的运