PCI局部总线介绍综述.pptVIP

PCI局部总线;1.1PCI总线的特点 1) 传输效率:133~266MB/S 2) 支持猝发传输(顺序读/写一批数据) 3) 独立于处理器(不依附于某个具体处理器) 4) 适用于多种机型(5V,3.3V；级联方式) 5) 支持多个主控器(任何CPU成为主控) 6) 存取时间延迟小 7) 数据的完整性和可靠性（奇偶校验） 8) 具有即插即用功能(自动选择未使用中断和地址) 9) 低成本，高可靠性 10) 多总线共存:(CPU总线/ISA/EISA) ;PCI总线的信号 ;1.2 PCI信号定义主设备:取得总线控制权的设备.从设备:被主设备选中进行数据交换的设备.信号类型:IN 单向输入信号,OUT:单向输出信号T/S:双向三态输入/输出信号.S/T/S:持续且低电平有效的三态信号(主设备产生).O/D: 漏极开路. #: 低电平有效;AD[31:00] T/S：它们是地址、数据多路复用的输入/输出信号 在FRAME#有效的第1个时钟，AD[31:00]上传送的是32位地址，称为地址期。 在IRDY#和TRDY#同时有效时，AD[31:00]上传送的为32位数据，称为数据期。注: 一次总线传输=地址期+数据期+数据期+… C/BE[3:0]# T/S：它们是总线命令和字节使能多路复用信号线 PAR T/S：针对AD[31:00]和C/BE[3:0]#进行奇偶校验的校验位.;3.接口控制信号;4.仲裁接口信号;7. 高速缓存支持信号;8. 64位总线扩展信号;1.3 PCI插槽和PCI扩展卡;2.PCI插卡;2.1 PCI总线命令;2.2 PCI总线协议;2. PCI总线的寻址;(2) 内存地址空间;3．字节对齐;5．设备选择;3 PCI总线数据传输过程;8最后;3.3 传输的终止过程;PCI总线上的所有传输操作中，FRAME#、IRDY#、TRDY#和STOP#遵循的规则：;4 PCI总线仲裁与配置;6;4.2 PCI总线配置;1. PCI设备的配置空间（头标区和设备相关区）;(1)厂商标识寄存器(VID) (2)设备标识寄存器(DID) (3)版本标识寄存器(RID) (4)设备类别码寄存器(CLCD) (5)头标类型寄存器(HDR);(6)PCI命令寄存器（PCI CMD） 表现在命令寄存器为发出和响应PCI总线命令提供了对设备粗略的控制。(7)PCI状态寄存器（PCI STS） 状态寄存器用于记录PCI总线有关操作的状态信息。注意：该寄存器的有些位是只可清不可置，对这些位的写1，被解释为对该位清零。例如，为了清位14而不影响其他位，应向该寄存器写0100 0000 0000 0000B;(8)基址寄存器（BADR）;举例1：基址寄存器的值=FFFFFF01h =11111111111111111111111100000001b;举例2：基址寄存器的值=FFF00000h =11111111111100000000000000000000B;(9)扩展ROM基地址寄存器;(13)中断引脚寄存器 8位只读寄存器，指明设备使用了PCI的哪个中断引脚。1代表INTA#，2为INTB#…… (14)中断请求线寄存器 8位可读/写寄存器，指明设备的中断引脚和PC机的8259A的哪个中断输入线连。 (15)Min_Gnt/Max_lat寄存器 Min_Gnt用来指定设备需要多长的突发传输时间。 Max_lat用来表示对PCI总线进行访问的频繁程度。;2．配置空间的访问;2）配置空间访问的类型;1类配置空间访问;如果要访问的总线号既不同于桥的第二级总线号，也不在桥的第二级总线号的下级总线范围内，那么桥将忽略本次访问。 如果总线号不同于桥的第二级总线，但在桥的第二级总线号的下级总线范围内，那么桥将本次访问作为1类配置访问传递给第二级总线。配置命令从第一级传递到第二级C/BE总线。 如果总线号与桥的第二级总线号相同，那么桥将本次访问作为0类配置访问传递给第二级总线。AD[10:2]直接从桥的第一级传递到第二级AD总线。AD[15:11 ]的设备号用于选择第二级总线上哪个设备的IDSEL信号有效。配置命令从第一级传递到第二级C/BE总线。;3 配置空间的访问方法;PCI BIOS;4. PCI中断;实现：;PCI中断响应;PCI中断响应周期;PCI中断共享;;; S5933是AMCC公司开发的一个PCI控制器芯片，符合PCI规范2.1,32位接口，既可以做PCI从设备，也可以做主设备，并且可以获得32位PCI总线的峰值数据传输能力：132MB/s 5.1 S5933的组成： PCI总线接口、一个可