TTL—FPGA与5V供电器件电平兼容性设计.docVIP

TTL—FPGA与5V供电器件电平兼容性设计.doc

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
TTL—FPGA与5V供电器件电平兼容性设计

PAGE  PAGE 5 FPGA与5V供电器件电平兼容性设计 谢家隆(jlongx@163.com) 一、HCT4052(5V供电,做输入)与FPGA(3.3V供电,做输出)电平兼容设计问题 (1)FPGA: Voh=VCCO-0.4 (2)HC4052: FPGA最小输出:VCCO-0.4=3.3V-0.4V=2.9V HC4052输入要求: 5V供电,最小输入Vih3.15 所以存在2.9V3.15V可能性,处于不定态,所以逻辑电平不匹配。 (3)HCT4052: HCT4052输入要求: 5V供电,最小输入Vih=2V 2.9V2V 所以电平匹配。 注:为保证合格的噪声容限(Vohmin-Vihmin≥0.4V,Vilmax-Volmax ≥0.4V),并且输出电压不超过输入电压允许范围。 总结:HCT4052(5V供电,做输入)与FPGA(3.3V供电,做输出)可以直接连接。 二、HC04 (5V供电,做输出)与FPGA(3.3V供电,做输入)电平兼容设计 一般对于高逻辑电平驱动低逻辑电平的情况如简单处理估计可以通过串接10-1K欧的电阻来实现,具体阻值可以通过计算确定,如为可靠起见,可参考后面方法。 (1)串接R最小值考虑: 由上图得,FPGA最大输入电压Vin=VCCO+0.5V 这里的25mA是HC04的极限输出电流。如果在大就好损坏HC04 IC(在R小于48时)。 由上图得,HC04 的极限电流25mA。 而FPGA的极限输入电流: (2)R最大值考虑: 注意:该图的25mA要琢磨琢磨??,因为电流是根据负载来定的。 R越大,电流越小,功耗越低,但是会影响信号边沿的陡度。功耗与速率的平衡设计。 结论:最终:串联电阻R68欧姆 三、电阻的选择: (7) 限流电阻法[影响工作速度] 如果嫌上面的两个电阻太多,有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源,但只要串联一个限流电阻,保证输入保护电流不超过极限(如 74HC 系列为 20mA),仍然是安全的。 (3) 速度/频率 某些转换方式影响工作速度,所以必须注意。像方案(1)(2)(6)(7),由于电阻的存在,通过电阻给负载电容充电,必然会影响信号跳沿速度。为了提高速度,就必须减小电阻,这又会造成功耗上升。这种场合方案(3)(4)是比较理想的。

文档评论(0)

jdy261842 + 关注
实名认证
文档贡献者

分享好文档!

1亿VIP精品文档

相关文档