蔡媚媚外文翻译及原文2.docVIP

本科毕业设计（论文） 外文参考文献译文及原文 学 院 自动化学院 专 业 电子信息科学与技术 年级班别 2009级（2）班 学 号 3109001230 学生姓名 钟小洲 指导教师 夏益民 2013 年 6 月 目 录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc326931992 基于FPGA采用流水线加法器图的高速度低复杂度FIR滤波器  PAGEREF _Toc326931992 \h 1  HYPERLINK \l _Toc326931993 1 绪论  PAGEREF _Toc326931993 \h 1  HYPERLINK \l _Toc326931994 2 流水线加法器图  PAGEREF _Toc326931994 \h 3  HYPERLINK \l _Toc326931995 3 使用二进制整数线性规划最小化流水线操作  PAGEREF _Toc326931995 \h 4  HYPERLINK \l _Toc326931996 4 结果  PAGEREF _Toc326931996 \h 6  HYPERLINK \l _Toc326931997 结论  PAGEREF _Toc326931997 \h 9  HYPERLINK \l _Toc326931998 致谢  PAGEREF _Toc326931998 \h 9  HYPERLINK \l _Toc326931999 参考文献  PAGEREF _Toc326931999 \h 9  HYPERLINK \l _Toc326932000 High Speed Low Complexity FPGA-based FIR Filters Using Pipelined Adder Graphs  PAGEREF _Toc326932000 \h 11  HYPERLINK \l _Toc326932001 1 INTRODUCTION  PAGEREF _Toc326932001 \h 12  HYPERLINK \l _Toc326932002 2 PIPELINING OF ADDER GRAPHS  PAGEREF _Toc326932002 \h 13  HYPERLINK \l _Toc326932003 3 OPERATION MINIMIZED PIPELINING USING BINARY INTEGER LINEAR PROGRAMMING….……………………………………………………………………. PAGEREF _Toc326932003 \h 15  HYPERLINK \l _Toc326932004 4 RESULTS  PAGEREF _Toc326932004 \h 17  HYPERLINK \l _Toc326932005 CONCLUSION  PAGEREF _Toc326932005 \h 20  HYPERLINK \l _Toc326932006 ACKNOWLEDGMENT  PAGEREF _Toc326932006 \h 21  HYPERLINK \l _Toc326932007 REFERENCES  PAGEREF _Toc326932007 \h 21   PAGE \* MERGEFORMAT 21 基于FPGA采用流水线加法器图的高速度低复杂度FIR滤波器 马丁·库姆和彼得·齐夫 德国卡塞尔大学数码科技集团 Email: {kumm, zipf}@uni-kassel.de 摘 要 本文介绍了基于FPGA的高速度、低复杂度的FIR滤波器的方法。其实现可分为两部分。首先，一个加法器图是使用现有的多个常数乘法（MCM）算法获得。该加法器图说明所需的乘数模块滤波只使用了加法或者减法和移位运算。其次，执行特定的FPGA-specific联合调度和流水线优化，使得在使用最小的性能损失时能获得最大的速度。FPGA-specific的特征体现在优化过程中，包括通过复制稍后阶段的加法器来减少流水线寄存器。优化作为二进制整数线性规划（bilp）问题被制定。它表明在HCUB MCM算法中流水线操作所产生的数字比使用割集定时的as-soon-as-possible（ASAP）