清华大学数字逻辑课件—第3章4.pptVIP

§3.同步时序电路的设计;同步二进制计数器的设计;N;N;N;用状态表和卡诺图化简求D触发器表达式;0001;1;0x;D触发器实现的4位二进制计数器进位逻辑;二进制计数器波形图;例题：分别用J-K和D触发器实现十进制计数器;1;0;用D触发器设计十进制计数器;熟练以后可以不用分解到4个独立的卡诺图，直接在4变量卡诺图上化简。 逻辑图见P212 图5-66和图5-64 ;判断十进制计数器能否自启动;例题：可逆计数器设计;状态表和JK激励表达式;用J-K触发器实现的三位二进制可逆计数器; Cleare;器件型号 触发器 计数类型 清零方式 工作频率 74160 J-K 十进制 异步 25Mhz 74161 J-K 二进制 异步 25Mhz 74162 J-K 十进制 同步 25Mhz 74163 J-K 二进制 同步 25Mhz (上述四类还有74LS系列，功耗由305mw 降低到 95 mw) (74160A, 74161A, 74162A, 74163A是D触发器结构，参数相同) 74S162 D 十进制 同步清零 40Mhz，(功耗: 475mw) 74S163 D 二进制 同步清零 40Mhz， (功耗: 475mw) 74’168 D 十进制可逆 单时钟 35Mhz 74’169 D 二进制可逆 单时钟 35Mhz 74’190 J-K 十进制可逆 单时钟 25Mhz 74’191 J-K 二进制可逆 单时钟 25Mhz 74’192 T 十进制可逆 双时钟 25Mhz 74’193 T 二进制可逆 双时钟 25Mhz ;D触发器构成的同步二进制计数器74S163;D触发器构成的同步十进制计数器74S162 （改错:CLR后应为非门）; 常见中规模集成电路计数器典型器件;计数器的清零方式;例：用16进制实现10进制计数器（置零法）;例：用10进制实现6进制计数器 （置数法）;扩展的目的：增加计数器位数 2片4位二进制? 扩成8位二进制 2片十进制? 扩成百进制 扩展的规则： 低位片未计满，则高位片不能计数 低位片记满后来CK，两片一起计数 扩展的方法：设置标志位RC (Ripple Carry) 二进制计数器RC=QAQBQCQD 十进制计数器RC=QAQBQCQD 允许（禁止）端： T (Trickle) 串行控制 P (Parallel) 并行控制;P RC0 T CK;计数器的自启动设计; Q CP D;能够自行进入工作循环的3位格雷码计数器;计数器的自启动设计;计数器小结: 快速进位逻辑是基础,并行预置数、清零方式、进位扩展是集成计数器的基本功能 常见的计数器：任意进制，循环码，环形 要求：会设计同步计数器（异步不要求） 会判断自启动，并修改逻辑能自启动 会使用中规模的集成计数器 重点是课上讲的几种计数器 综合实验中还要用PLD来设计计数器，一定要熟练掌握设计方法。;从原始状态图和状态表入手的设计;1 完成5状态加1、加2计数器的设计,判断自启动,触发器自选 X=0，计数顺序：0?1?2?3?4?0?.. X=1 ，计数顺序：0?2?4?1?3?0?.. 2 思考题: 用D触发器设计可控2位二进制计数器,X=1,计数;X=0,保持,写出状态表和控制函数的表达式,不用画图,与P166例题进行比较,是否一致. 3 思考题: 课上讲的循环码计数器修改设计后可以自启动，而且只是修改了一个触发器的控制函数。如果两个非工作状态时都清零，逻辑表达式是什么？简单了还是复杂了？ 4 思考题: 集成触发器内部，置数与计数功能是如何实现的？ 5.11, 5.12, 5.13, 5.29, 5.36 (思考题不用交) 本次习题与上次习题”五一节”后一起交 周四下午照常有答疑，在8区4楼。;§3.同步时序电路的设计;§