学到时序后的习题课.docVIP

1．(000100011000)8421BCD＝ 10＝ 2＝ 16。 2．一个五位的二进制加法计数器，由00000状态开始，经过75个输出脉冲后，此计数器的状态为 。 3. 在二进制计数器中，从0加计数到144至少需要个＿＿＿＿触发器。 4、四变量逻辑函数共有（ ）个最小项，其中任意两个最小项之积恒为（ ）。 A. 16，1 B. 8，0 C. 16，0 D. 8，1 5．函数F=的反函数=（ ） A、 B、A+ C、 D、 A+ 三、化简题：（12分） 1、“三变量多数表决”逻辑函数关系为：，试用卡诺图法化简，求最简“或非－或非”式。 2、 ,约束条件：AB+AC=0 （用卡诺图，求最简与或式）。 四、设计题（共12分） 试用3线—8线译码器(逻辑符号如图2所示)和最少的门电路实现逻辑函数 .译码器输出端低电平有效,使能端EN= A2 Y0 A1 Y1 A0 Y2 Y3 74LS138 Y4 S1 Y5 S2 Y6 S3 Y7 “1” 集成4位二进制同步加计数器74LS161的逻辑框图(图4)、功能表(表1)所示，试用74161和最少个数逻辑门组成一个十一进制计数器。 图4 要求： 1．画出具体逻辑图； 2．画出状态图。 表1 74LS161真值表 RDLDEP ETCPD3 D2 D1 D0Q3 Q2 Q1 Q0L× × ××× × × ×L L L LHL× ×↑I3 I2 I1 I0I3 I2 I1 I0HHL ×× × × × ×状态保持HH× L ×× × × ×状态保持HHH H↑× × × ×计数 2、如果采用二进制编码表示108种事物或状态，其编码码长至少需要 位。 3、将异或门用做逻辑信号同相和反相开关的理由是： 和 。 4、同一种逻辑功能的触发器可以用不同的电路结构实现。反过来说，用同一种电路结构形式可以做成 的触发器。 5、设计一个能存放16位二值信息的寄存器，需要 个触发器。 6、时序逻辑电路一般由 和 两部分组成。 1、TTL（ ）的多余输入端应接低电平或通过小于ROFF（关门电阻）的电阻接地。 A. 异或门 B. 与非门 C. 同或门 D. 或非门 2、四变量逻辑函数共有（ ）个最小项，其中任意两个最小项之积恒为（ ）。 A. 16，1 B. 16，0 C. 8，0 D. 8，1 4、由三个触发器构成的环形和扭环形计数器的计数模值分别是（ ） A. 8和8 B. 3和6 C. 6和8 D. 6和3 分析作图题（12分） 试分析题8图所示同步时序逻辑电路的工作原理，画出其完整的状态转换图。图中74LS194为四位双向移位寄存器，其逻辑功能详见下表。 74LS194 Q0 Q1 Q2 Q3 题8图 S0 S1 CLR SR CP “0” “1” SL D0 D1 D2 D3 模式选择CP串行输入并行输入 S1S0SL SRD0 D1 D2 D30×××× ×× × × ×0 0 0 01 1× 0×00 ×× × × ×× × × ×