7,4汉明码课程设计.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
7,4汉明码课程设计

【摘要】本文主要介绍利用ALTERA公司的Quartus II软件实现(7,4)汉明码的编码和译码的设计,设计共分为三个模块:m序列产生与分组模块、编码模块、译码模块,实现m序列的分组输出。在QuartusII编辑环境下用VHDL文本输入的输入方法编制程序,经编译正确后进行波形仿真,调试,从而验证设计的正确性。 关键字:汉明码,编码,译码,VHDL 【Abstract】This article propose a method for Hamming encoder and Hamming decoder which is based on the VHDL language. It introduces the theory of Hamming encoder and Hamming decoder and the source program based on VHDL, and the way simulated and checked through QuartusII.Throughout the whole design is totally divided into three modules: the m sequence generated and the Packet Module,the encoding module,the decoding Module. Keywords: Hamming, coder,encoder, decoder ,VHDL 目录 第1章 问题的提出及方案论证 3 1.1 问题的提出 3 1.2 方案论证 3 1.2.1 Quartus II和VHDL简介 3 1.2.2 软件设计方案介绍 6 第2章 设计方案的实施 8 2.1 m序列模块 8 2.1.1 m序列简介 8 2.1.2 m序列模块设计流程 9 2.2 (7,4)汉明码知识介绍 10 2.2.1基本概念 10 2.2.2监督矩阵 11 2.2.3生成矩阵 12 2.2.4 伴随式(校正子)S 12 2.3 汉明码编码模块 13 2.3.1汉明码编码原理 13 2.3.2 汉明码编码程序设计流程 14 2.4 汉明码译码模块 15 2.4.1汉明码译码原理 15 2.4.2汉明码译码程序设计流程 16 第3章 软件调试及遇到的问题 19 3.1 软件调试仿真波形图 19 3.2 软件调试过程中遇到的问题 20 第4章 总结体会 22 附录: 23 参考文献 30 第1章 问题的提出及方案论证 1.1 问题的提出 在上学期的通信原理课程中,我们学习了线性码的基本理论知识。通过学习,我们知道线性码是按照一组线性方程构成的。汉明(Hamming)码又是一种能够纠正一位错码效率较高的线性分组码。本次课程设计的任务就是利用EDA技术在Quartus II软件下用VHDL语言实现(7,4)汉明码的编译码设计和仿真。从而在实践过程中,加深对汉明码编译码原理的理解。 1.2 方案论证 1.2.1 Quartus II和VHDL简介 1. Quartus II 软件简介 QuartusⅡ是Altera公司推出的CPLD/FPGA的开发工具,QuartusⅡ提供了完全集成且与电路结构无关的开发环境,具有数字逻辑设计的全部特性。 Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求,其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能,增添了FastFit编译选项,推进了网络编辑性能,而且提升了调试能力。支持MAX7000/MAX3000等乘积项器件 Quartus II软件5.1支持可编程逻辑和结构化ASIC设计达到最佳效能的新特性包括:Stratix II GX器件支持:设计人员采用Quartus II软件5.1,?现在可以开始进行Stratix II GX全系列产品设计。PowerPlay技术包:随着PowerPlay技术包的全面推出,Quartus II软件用户现在具备了业界可编程逻辑功耗分析和优化的最高级工具。与Quartus II软件5.0相比,5.1版的功耗优化特性平均降低了20%的动态功耗,而Altera Stratix II器件则达到了60%。此外,5.1版包括了新的功耗优化向导,完善了Quartus II软件4.1引入的面积和性能优化向导,在优化Quartus II软件设计应用方面,为用户提供实时、循序渐进

文档评论(0)

2017ll + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档