3 逻辑门电路解释.pptVIP

1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。;1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路;1.输入、输出高、低电平定义：VOH（min）为输出高电平最小值。 VOL（max）为输出低电平最大值。 VIL (max) 为输入低电平最大值。VIH（min）为输入高电平最小值。;74HC系列标准参数:VOH=4.9V，VOL=0.1V, VIH=3.5V， VIL=1.5V VNH=4.9-3.5=1.4V VNL=1.5-0.1=1.4V;DP=tpd·PD DP越小,越理想.;6、扇入与扇出 （1）TTL扇入数取决输入端的个数。 三输入端与非门 NI=3;B、灌电流工作情况。 P74 图3.1.4.b 左为驱动门，右为负载门，驱动门输出低电平时，IIL流出负载门灌入驱动门.驱动门电流IOL.; 例（1）74HC/74HCT带同类门扇出数。 (2) 74HC/74HCT带TTL7400系列的扇出数。 解 （1） 手册查约 （P504附录A) IOL=20μA，IIL=-1 μA （-号表示流出器件，计算取绝对值）IOH=- 20μA IIH =1 μA;3.1.3 MOS开关及其等效电路;RON： MOS管导通时的 等效电阻，1k左右。;为正常工作，VDD＞（VTN+∣VTP∣）;1.工作原理;P沟道MOS管输出特性曲线坐标变换;VI在0—VDD间变化，VTN＜VI＜VDD-∣VTP∣，两管同时导通。; 带电容负载情况下： VI=0，VDD→TP→CL充电;3．1．5 CMOS门电路;2、或非门电路;例; 3、? 异或门电路: 一级或非门+ 一级与或非门;4.输入保护电路和缓冲电路;（1）输入端保护电路:;（2）CMOS逻辑门的缓冲电路;1.CMOS漏极开路门;(2)漏极开路门的结构与逻辑符号;(3) 上拉电阻对OD门动态性能的影响;最不利的情况： 只有一个 OD门导通，;B:当VO=VOH;例:G1、G2为OC门，IOH=200μA， IOL=16mA，G3、G4、G5为74系 列与非门，IIL=1mA，IIH=40μA， VOH=3V，VOL=0.4V，Vcc‘=5V ， Rp=？ ; 5）用途：;2.三态(TSL)输出门电路;3.1.7 CMOS传输门(双向模拟开关) ;2、CMOS传输门电路的工作原理 ; ;传输门组成的数据选择器;CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。; VI=“1”（＞VT）：T1通，VO=“0”，电压值由T1、T2导通电阻决定通常，gm1（100—200us）gm2（5—15 us），即T1导通电阻 （3—10kΩ）T2导通电阻（100—200 kΩ），保证低电平在1V以下;2.与非门;A、B任一高，相应T导通，L=“0”， L=; VI=+VB 调节Rb 使 ;;减少开关时间的措施： 对内：基区宽度窄，发射结， 集电结面积小。基区掺金。;3．2．2 基本BJT反相器的动态特性 1、开关速度受基区存储电荷的影响;输出级 T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。;（1）VI=0.2V （低） T1发射极正偏导通 VB1=0.2+0.7=0.9V ,T1特殊饱和,T2、T3截止，VCC→RC2→T4基极，T4、D导通，;（2）VI=3.6V(高) VCC→ Rb1→T1BC→提供T2、 T3基流 VB1=VBC1＋VBE2＋VBE3≈2.1V VC1=1.4V，;? 采用输入级提高工作速度 VI由3.6V→0.2V VI=3.6V时，T2、T3饱和，基区存储电荷，VI由3.6V下跳到0.2V瞬间,VB1=0.9V, T2、T3原饱和，基区存储电荷不能及时消散,仍处于正偏,VC1=VBE2+VBE3=0.7+0.7=1.4V,VBC1=0.9-1.4 =-0.5V,;? 推拉输出提高开关速度和带负载能力 T3、T4推拉输出，T4跟随器，T3作T4射极负载;2．电压传输特性 VO=f(VI);1. TTL与非门电路;TTL与非门电路的工作原理 ;74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。;2. TTL或非门 ;扇出数NOL=;VI=VIL=0.4V：;例: IOL=16mA，IIL=-1.6mA（-号表示灌电流，计算取绝对值）IOH=0.4mA IIH=0