第7章可编程逻辑器件详解.pptVIP

  1. 1、本文档共60页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
; 目前在数字系统设计中广泛使用的可编程逻辑器件(Programmable Logic Device,简称PLD)属于LSI中的半用户定制电路。由于PLD具有结构灵活、性能优越、设计简单等特点,因而在不同应用领域中受到广泛重视,是构成数字系统的理想器件。;本章知识要点 ☆ PLD概述 ☆ 低密度PLD ☆ 高密度PLD ☆ ISP技术简介;7.1 PLD概述;7.1.1 PLD的发展; 80年代中期: 通用阵列逻辑(GAL)器件问世。 GAL器件采用高速电可擦CMOS工艺,能反复擦除和改写。特别是在结构上采用了“输出逻辑宏单元”电路,使一种型号的GAL器件可以对几十种PAL器件做到全兼容。给逻辑设计者带来了更大的灵活性。;7.1.2 PLD的一般结构;*;*;四. 与门不执行任何功能时的连接表示; 根据PLD中阵列和输出结构的不同,常用的低密度PLD有4种主要类型: ● 可编程只读存储器PROM ● 可编程逻辑阵列PLA ● 可编程阵列逻辑PAL ● 通用阵列逻辑GAL 下面对它们的逻辑结构及其在逻辑设计中的应用分别予以介绍。;7.2.1 可编程只读存储器PROM ;1. 随机存取存储器RAM ;2.只读存储器ROM;二. 可编程ROM的结构; 容量:将一个n位地址输入和m位数据输出的PROM的存储容量表示为2n×m(位),意味着存储体中有2n×m个存储元,每个存储元的状态代表一位二进制代码。;存储体的结构示意图如下:; 从逻辑器件的角度理解,PROM是由一个固定连接的与门阵列和一个可编程连接的或门阵列所构成的组合逻辑电路。例如,一个8×3(8与门×3或门)PROM的逻辑结构图如下。; 为了PROM设计的方便,通常将逻辑结构图简化为阵列逻辑图,简称阵列图。画阵列图时,将PROM中的每个与门和或门都简化成一根线。上图的阵列逻辑图如下图所示。;三. PROM的类型 ;(2) 可抹可编程ROM(EPROM);(3) 电可抹可编程ROM(EEPROM);四 . PROM应用举例; 例1 用PROM设计一个代码转换电路,将4位二进制码转换为Gray码。; 将4位二进制码作为PROM的输入,Gray码作为PROM的输出,可选容量为24×4的PROM实现给定功能。根据真值表可画出该电路的阵列图如下图所示。; 例2 用PROM设计一个Π发生器,其输入为4 位二进制码,输出为8421码。该电路串行地产生常数π,取小数点后15位数字,即π=3.141592653589793。;PROM的输入输出关系如下表所示:; 根据上表可画出π发生器的PROM阵列图如下图所示。;7.2.2 可编程逻辑阵列PLA; 一个具有3个输入变量、可提供6个“与”项、产生3个输出函数的PLA逻辑结构图及其相应阵列图如下图所示。; PLA的存储容量不仅与输入变量个数和输出端个数有关,而且还和它的“与”项数(即与门数)有关,存储容量用输入变量数(n)、与项数(p)、输出端数(m)来表示。; 例 用PLA设计一个代码转换电路,将一位十进制数的8421码转换成余3码。; 根据真值表写出函数表达式,并按照多输出函数化简法则用卡诺图进行化简,可得到最简“与-或”表达式如下:;7.2.3 可编程阵列逻辑PAL; PAL由一个可编程的“与”阵列和一个固定连接的“或”阵列组成。图 (a)给出了一个三 输入三输出PAL的逻辑结构图,通常将其表示成图 (b)所示形式。; PAL器件的结构(包括输入、输出、“与”项数目)是由生产厂家固定的。 从PAL问世至今,大约已生产出几十种不同的产品,按其输出和反馈结构,大致可将其分为5种基本类型。;(2) 带反馈的可编程I/O结构; (4) 加“异或”、带反馈的寄存器输出结构;7.2.4 通用阵列逻辑GAL ; 组成: 由8个输入缓冲器、8个反馈输入缓冲器、8个输出逻辑宏单元OLMC,8个输出三态缓冲器、“与”阵列以及系统时钟、输出选通信号等组成。 其中,“与”阵列包含32列和64行,32列表示8个输入的原变量和反变量及8个输出反馈信号的原变量和反变量;64行表示“与”阵列可产生64个“与”项,对应8个输出,每个输出包括8个“与”项。;*;图中各部件功能如下:;①“与”项选择多路选择器PTMUX:用于控制或门的第一个“与”项。来自“与”阵列的8个“与”项当中有1个作为PTMUX的输入。在AC0和AC1(n)控制下,PTMUX选择该“与”项或者“地”作

文档评论(0)

shuwkb + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档