定时计数技术(甄兰兰).pptVIP

分析： 计数器0为系统的电子钟提供时间基准，它的输出作为系统的中断源，因此，计数器0工作于方式3，取最大初值=0；计数器1产生对DMAC的总线请求，每15?s输出一个负脉冲，因而计数器1工作于方式2，初值为N1=15?s*1.193MHz=18；方波信号经放大和驱动后送给扬声器可发声，所以计数器2应工作于方式3，初值为N2=1.193MHz/1KHz=1193。 8253初始化程序 MOV AL，36H ；计数器0，读写16位，方式3，二进制计数 OUT 43H, AL MOV AL, 0 ；计数器0初值 OUT 40H, AL OUT 40H, AL MOV AL, 54H ；计数器1，读写低8位，方式2，二进制计数 OUT 43H, AL MOV AL, 18 ；计数器1初值 OUT 41H, AL MOV AL, 0B6H ；计数器2，读写16位，方式3，二进制计数 OUT 43H, AL MOV AX, 1193 ；计数器2初值 OUT 42H, AL MOV AL, AH OUT 42H, AL 8253在PC机中的连接简图 第10章 定时/计数技术 本章学习目标 掌握8253的内部结构 掌握8253的6种工作方式 掌握初始化编程应用 了解8253的引脚结构 了解6种工作方式的区别及使用场合 10.1 概述 在计算机系统以及实时控制和处理系统中经常要用到定时信号。 定时信号的产生可以通过软件和硬件两种方法获得。 软件定时的方法就是利用微处理器执行一个延时程序段实现。 硬件定时的方法就是利用专用的硬件电路来产生延时。 1）不可编程的硬件定时 2）可编程的硬件定时 10.2 8253功能简介 基本功能 （1）16位减法计数器； （2）最多提供3路独立的定时/计数通道； （3）最高2MHZ的计数频率； （4）二进制和十进制两种计数模式； （5）6种工作方式可选择； （6）所有引脚与TTL兼容。 计数原理 1.可编程定时/计数器按其计数方式的不同又可分为减法计数器和加法计数器。 2.8253属于减法计数器，其本质上是一个减“1”计数器。 3.充当计数器时，可对标准的脉冲源或外部事件的脉冲进行计数，接收一个脉冲，计数器减1，减到零时，输出一个信号便结束。因此，计数过程是一次性。 4.充当定时器时，计数器对精准的高频脉冲源输入的脉冲进行减1计数，计数器减到零时，这一减1计数过程并没有就此结束，反而又开始了新一轮的计数。 充当定时器时，定时输出的是一个循环往复的周期性的信号，输出的低频脉冲信号的周期是输入高频脉冲信号的若干倍。 减一计数器 10.3 8253内部结构与外部引脚 引脚及功能 1.8253采用NMOS工艺制成，+5V单一电源供电，24引脚的双列直插式器件。 8253的逻辑功能图 内部结构 主要包括3个计数器通道、1个控制寄存器、数据总线缓冲器及读写逻辑电路。 （1）计数器 8253芯片内部有3个16位计数通道，CN0、CN1和CN2。3个通道结构相同，功能相同，相互独立，可以分别按各自的方式并行工作。每个通道都包括1个16位的初值寄存器（CR），1个16位的计数执行部件（CE）和1个16位的输出锁存器（OL）。 （2）控制寄存器 8253内部的控制寄存器用来存放控制字的。控制字决定了每个计数通道的工作方式，计数制，以及计数初值的字长等信息。控制字在8253初始化时写入控制寄存器，控制寄存器只能写，不能读。 （3）数据总线缓冲器 数据总线缓冲器是8253与CPU数据总线之间的1个8位的双向三态缓冲器。总线缓冲器通过片内总线与控制寄存器和各个计数模块相连。CPU对8253进行读写的所有信息都是由数据总线缓冲器进行暂存，包括控制字，计数初值等在内。 （4）读/写逻辑电路 读/写逻辑电路是8253内部的控制部件，它接收来自系统总线的控制输入信号，经过逻辑变换产生对各个端口的控制信号。当片选信号无效时，数据总线缓冲器处于浮空状态，CPU无法对8253读写。 10.4 工作原理 计数通道的内部结构 高8位 低8位 高8位 低8位 高8位 低8位 8位 8253内部的3个计数通道，结构完全相同，每个计数通道都包括1个16位的初值寄存器（CR），1个16位的计数执行部件（CE）和1个16位的输出锁存器（OL）。 1）初值寄存器CR 用来存放CPU写入的计数初值。一旦写入数据，初值寄存器的内容将保持不变，直到CPU再次写入新的计数初值。 2）输出锁存器OL 输出锁存器时刻跟随计数执行部件CE变化而变化。只有当CPU执行锁存命令时，OL则不再跟随CE变化，而是保持住当前计数值，直到CPU执行读命令，读出锁存器的内容后，OL又再次跟随CE变化。因此，CPU可以先后执行锁存命令和