EDA与VHDL知识点点小结与期末考试试卷和解答.pptVIP

EDA与VHDL知识点点小结与期末考试试卷和解答.ppt

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA与VHDL知识点点小结与期末考试试卷和解答

EDA技术实用教程 第1章 概 述 1.1 EDA技术及其发展 EDA (Electronic Design Automation) 1.2 EDA技术实现目标 1.2 EDA技术实现目标 1.2 EDA技术实现目标 1.3 硬件描述语言 1.4 HDL综合 1.4 HDL综合 1.5 基于HDL的自顶向下设计方法 1.6 EDA技术的优势 1.7 EDA设计流程 1.7 EDA设计流程 1.7 EDA设计流程 1.8 ASIC及其设计流程 1.8 ASIC及其设计流程 1.8 ASIC及其设计流程 1.9 常用EDA工具 1.9 常用EDA工具 1.10 Quartus II简介 1.11 IP 核 1.12 EDA技术发展趋势 思考题 1-1 EDA技术与ASIC设计和FPGA开发有什么关系?FPGA在ASIC设计中有什么用途? 1-2 与软件描述语言相比,VHDL有什么特点? 1-3 什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? 1-4 在EDA技术中,自顶向下的设计方法的重要意义是什么? 1-5 IP在EDA技术的应用和发展中的意义是什么? 1-6 叙述EDA的FPGA/CPLD设计流程,以及涉及的EDA工具及其在整个流程中的作用。 * * Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 20世纪70年代 20世纪80年代 20世纪90年代 21世纪后 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 1. 可编程逻辑器件FPGA/CPLD 2. 半定制或全定制ASIC (1)门阵列ASIC (2)标准单元ASIC (3)全定制芯片 3. 混合ASIC Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 1. 可编程逻辑器件FPGA/CPLD 2. 半定制或全定制ASIC (1)门阵列ASIC (2)标准单元ASIC (3)全定制芯片 3. 混合ASIC Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. ● VHDL ● Verilog HDL ● SystemVerilog ● System C Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. (1)大大降低设计成本,缩短设计周期。 (2)有各类库的支持。 (3)极大地简化了设计文档的管理。 (4)日益强大的逻辑设计仿真测试技术。 (5)设计者拥有完全的自主权,再无受制于人之虞。 (6)良好

文档评论(0)

wuyoujun92 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档