基于FPGA的多路AD自动采集系统设计初稿解剖.docx

基于FPGA多路A/D自动采集采集系统设计摘要：在以往AD采集中，通过微控制器控制A/D芯片复杂的逻辑，不仅增加了微控制器干预，从而影响处理器运行速度，同时由于微控制器不断介入A/D控制会影响程序正常运行。本文概述了基于FPGA的多路数据自动采集系统的设计和实现过程。该系统采用高速A/D转换器将多路模拟信号转换成数字信号，以FPGA为控制核心产生各种控制时序，控制A/D和模拟量开关切换，并对转换结果进行数据读取保存在双口RAM中，通过试验验证表明该系统工作稳定，能够实现对多路采集信号实时采集处理，检测效果良好。关键词：FPGA A/D转换自动采集Design of automatic acquisition and acquisition system based on FPGA multi A/DAbstract: In the past， A/D acquisitionthrough the micro controller to control the complexity of the A/D chip logic. That not only increased the micro controller intervention, so that affecting the operating speed of the processor, but also affected the normal operation of the program when the micro controller continuousintervention the A/D conversion.This paperSummarythe design and implementation of high speed multi channel data acquisition system based on FPGA, The system uses high speed A/D converter to convert multiple analog signals into digital signals. The FPGA is used as control core to generate various control timing, which is used to control A/D and analog switch, at the same time,the data that is converted is stored in dual port RAM. Through the experiment, the system is proved to can stably real-time process for multi-channel signalacquired system, and the examination effect is good.Key words: A/D FPGA Automatic Acquisition引言在高速多路数据采集系统中，通常采用数字信号处理器DSP或单片机作为微控制器，控制模数转换器AD及其他外围设备的工作。但是基于微控制器的高速多路数据采集系统都有一定的不足。由于微控制器基于顺序语言的，各种功能都要靠软件的运行来实现，因此随着程序量的增加，如果程序的健壮性不好，会出现“程序跑飞”和“复位”现象。在A/D转换过程中，通过微控制器控制A/D芯片复杂的逻辑，不仅增加了微控制器干预，从而影响处理器运行速度，同时由于微控制器不断介入A/D控制会影响程序正常运行。因而微控制器很难满足高速多路数据采集系统对实时性和同步性的要求。FPGA时钟频率高，内部延时小，运行速度快，全部控制逻辑由硬件完成。它本身集采样控制、处理、缓存、传输控制、通信于一个芯片内，编程配置灵活、开发周期短、系统简单，具有高集成度、体积小、低功耗、I/O 端口多、在系统编程等优点。在高速多路数据采集系统中，FPGA可以克服上述微控制器的不足之处，满足系统对实时性和同步性的要求。本文给出一种基于FPGA 的高速多路数据采集系统设计方案。系统总体设计系统组成基于FPGA的采集控制模块主要由多路择开关，有源滤波器，A/D转换器和FPGA组成，其中A/D自动采集控制逻辑和双口存储电路在FPGA内部实现。系统的组成框架如图。图1　系统组成框图系统工作原理当复位信号后，时钟产生启动信号，FPGA向采样开关发出选通信号，选定模拟开关采样，第0路模拟量进入，经A/D转换后并存储于双口RAM中，AD转换芯片反馈给FPGA内控制电路并告知转换完毕，FPGA内控制电路再选通下1路模拟量进入，重复上述过程。FPGA轮回控制模