四章集成触发器.pptVIP

表5.1 状态表 图5.2 卡诺图 2、 特性方程 据表5.1画出卡诺图如图5.2所示， 化简得：  R+S=1 (约束条件) 图5.3 状态图 3、 状态图 如图5.3所示。图中, 圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注的触发信号取值表示状态转换的条件。  图5.4 波形图 4、波形图 如图5.4所示， 画图时应根据功能表来确定各个 时间段Q与 Q 的状态。  基本触发器的特点总结： （1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。 【思考题】 1. 基本RS触发器有几种功能？ RS各在什么时候有效? 2. 触发器有哪几种类型？ 3. 基本RS触发器的逻辑功能表示方法有哪几种？ 　　　给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。这种触发器称为同步触发器。 5.3.1同步RS触发器 一．同步RS触发器的电路结构 二．逻辑功能 当CP＝0时，控制门G3、G4关闭，触发器的状态保持不变。 当CP＝1时，G3、G4打开，其输出状态由R、S端的输入信号决定。 三．触发器功能的几种表示方法 触发器的功能除了可以用功能表表示外，还有几种表示方法： 1、特性方程 由功能表画出卡诺图得特性方程： 四．同步触发器存在的问题——空翻 5.4.1主从JK触发器 主从RS触发器 的缺点：使用时 有约束条件RS=0。 2．逻辑功能 (1）功能表： （3）状态转换图 （4）时序图（波形图） 下降沿触发。 异步输入端的作用： 当异步复位端有效时，触发器直接复零；当异步置位端有效时，触发器直接置位，与CP脉冲无关。 一、利用CMOS传输门的边沿触发器 1．电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。 本章作业: 4.1 4.2 4.7 4.8 4.9 4.10 4.11 4.12 4.17 4.21 5.4.2 边沿触发器 由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。 2．工作原理 触发器的触发翻转分为两个节拍： （1）当CP 变为1时，TG1开通，TG2 关闭。主触发器接收D信号。同 时，TG3 关闭，TG4开通，从触发器保持原状态不变。 （2）当CP 由1变为 0 时，TG1关闭，TG2 开通，主触发器自保持。同 时，TG3开通，TG4关闭，从触发器接收主触发器的状态。 1) 电路工作原理 维持—阻塞式D触发器由钟控RS触发器、引导门和4根直流反馈线组成，如图4-5所示。图中，RD、SD为直接置0、置1端，其操作不受CP控制，因此也称异步置0、置1端。 当RDSD=01时，使得Q=1; 3门、6门锁定， ,由于 ，因而Q=0，无论CP和输入信号处于什么状态，都能保证触发器可靠置0。 二. 维持—阻塞式D触发器 图 5.5 维持—阻塞式D触发器 三、利用传输延迟时间的边沿触发器 图是利用门传输延迟时间构成的边沿JK触发器逻辑电路。图中的两个与或非门构成基本RS触发器，两个与非门(1、2门)作为输入信号引导门，而且在制作时已保证与非门的延迟时间大于基本RS触发器的传输延迟时间。 图 5.6 负边沿JK触发器 利用门传输延迟时间构成的边沿JK触发器是在CP 下降沿产生翻转，翻转方向决定于CP下降前瞬间的 J、K输入信号。它只要求输入信号在CP下降沿到达之 前，在与非门1、2转换过程中保持不变，而在CP=0 及CP=1期间，J、K信号的任何变化都不会影响触发 器的输出。因此这种触发器比维持—阻塞式触发器在 数据输入端具有更强的抗干扰能力。 其波形图如图5-7所示。 图 5.7 边沿JK触发器的理想波形图 触发器功能的转换 （1）JK→D 分别写出JK触发器和D触发器的特性方程 比较得： 画出逻辑图： 1.用JK触发器转换成其他功能的触发器 * 第四章 集成触发器 学习要点 触发器的电路结构与动作特