八章并行接口与串行接口.pptVIP

第八章 并行接口与串行接口 8.1 并行接口与串行接口概述 8.1 并行接口与串行接口概述 8.2 可编程并行接口芯片8255A-5 8.2.1 内部结构与引脚功能 8.2.1 内部结构与引脚功能 8.2.2 控制字的确定和初始化编程 8.2.2 控制字的确定和初始化编程 8.2.3 三种工作方式及接口方法 举例： 8.3 串行通信的基本概念 8.3.1 数据传送方式 8.3.2 波特率和收/发时钟 8.3.3 信号的调制和解调（MODEM) 8.3.3 信号的调制和解调（MODEM) 8.3.4 误码率和串行通信中的差错控制 8.3.4 误码率和串行通信中的差错控制 8.3.5 信道的多路复用 8.3.6 串行通信的基本方式 8.3.7 串行通信的实现方法 8.4 异步串行通信标准接口 8.4.1 异步串行通信协议及标准接口 8.4.1 异步串行通信协议及标准接口 8.4.2 RS-232-C标准接口 8.4.2 RS-232-C标准接口 8.4.3 20mA(60mA)电流环接口 8.4.3 20mA(60mA)电流环接口 8.5 可编程异步串行接口芯片 INS8250 8.5.1 内部结构与引脚功能 8.5.1 内部结构与引脚功能 8.5.2 INS8250的编程 8.6 PC系列微机中的串行通信接口 8.6.1 串行通信接口硬件逻辑 8.6.1 串行通信接口硬件逻辑 8.6.2 异步通信I/O功能调用 8.6.3 异步串行通信的实现 8.6.3 异步串行通信的实现 8.6.3 异步串行通信的实现 内部结构与引脚功能 INS8250的编程 引脚信号线 INS8250的40根引脚中，除去VCC、VSS和未用线外，其余37根信号线可分成四类： 并行数据I/O及其控制线 串行数据I/O线 和MODEM的握手信号线 中断请求、复位输入及其它信号线 内部寄存器及其寻址方法 DLAB位 A2 A1 A0 被访问的寄存器 0 0 0 0 接收缓冲器（读）、发送保持器（写） 0 0 0 1 中断允许寄存器 × 0 1 0 中断标识寄存器（只读） 0 1 1 线路控制寄存器 × 1 0 0 MODEM控制寄存器 1 0 1 线路状态寄存器 1 1 0 MODEM状态寄存器 0 0 0 除数寄存器（低字节） 0 0 1 除数寄存器（高字节） × × × 1 1 8.5.1 内部结构与引脚功能 各寄存器功能特点及格式 线路控制寄存器（LCR) 线路状态寄存器（LSR) 数据发、收缓存器和除数寄存器 中断允许寄存器（IER) 中断标识寄存器（IIR) MODEM控制/状态寄存器（MCR和MSR) 8.5.1 内部结构与引脚功能 下节 线路控制寄存器（LCR): 可写可读，写入的控制字主要用于指定异步串行通信的数据格式。 除数寄存器访问允许 1：允许 0：禁止 附加奇偶标志位选择 1：附加1位 0：不附加 字长选择 字符长度 5单位 6单位 7单位 8单位 0 0 0 1 0 1 1 1 LCR格式 8.5.1 内部结构与引脚功能 LCR DLAB SB SP EPS PEN STB WLS1 WLS0 中止设定 1：中止 0：正常 无校验 选择 偶校验 奇偶 校验 EPSPEN 奇校验 奇偶 校验 允许 功能 1 1 1 0 0 × 停止位选择 0：1位停止位 1：3/2位停止位（5单位字符） 2位停止位（6、7或8单位字符） back 线路状态寄存器（LSR): 可写可读，向MPU提供有关数据传输的状态信息。 LSR b7 b6 b5 b4 b3 b2 b1 b0 0 TSRE THRE BI FE PE OE DR 发送 移存 器空 发送 保持 器空 中止 识别 指示 接收 格式 错 接收 奇偶 错 接收 重叠 错 接收 缓冲 器满 8.5.1 内部结构与引脚功能 back 数据发、收缓存器和除数寄存器: 欲发送的字符写入数据发送缓存器（发送保 持器THR） 接收的字符存放在接收缓存器，等待MPU读取。 通过写除数寄存器，可控制串行数据传送的 波特率： 除数寄存器值=基准时钟频率÷（16×波特率） 8.5.1 内部结构与引脚功能 back 中断允许寄存器（IER）: ——可写可读，通过写IER可控制4种中断类型 的开/禁。写IER前必须将LCR的b7位清零。 8.5.1 内部结构与引脚功能 back 类型0中断 （MODEM状 态改变） 类型3中断 （接收 出错） 类型1中断 （发送保 持器空） 类型2中