LVDS、ECL、CML逻辑电平电路的特点及应用.pdfVIP

沈阳单片机开发网——帮您精确掌握电子器件的使用细节 LVDS、ECL、CML 逻辑电平电路的特点及应用 摘 要：LVDS、ECL、CML 等是目前应用较多的几种用于高速传输的逻辑电平。本文介绍每 种逻辑电平的接口原理、特点、设计及应用场合,归纳比较它们的特性,最后举例说 明不同逻辑电平之间的互连。 关键词：LVDS ECL CML 逻辑电平 在通用的电子器件设备中,TTL和 CMOS 电路的应用非常广泛。但是面对现在系统日益复 杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌握高速 数据传输的逻辑电平知识和设计能力就显得更加迫切了。 1、几种常用高速逻辑电平 1.1 LVDS 电平 LVDS（Low Voltage Differential Signal）即低电压差分信号,LVDS 接口又称 RS644 总线接口,是20 世纪 90 年代才出现的一种数据传输和接口技术。 LVDS 的典型工作原理如图 1 所示。最基本的 LVDS 器件就是 LVDS 驱动器和接收器。LVDS 的驱动器由驱动差分线对的电流源组成,电流通常为 3.5 mA。LVDS 接收器具有很高的输入阻 抗,因此驱动器输出的大部分电流都流过 100 Ω 的匹配电阻,并在接收器的输入端产生大约 350 mV 的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和 逻辑“0”状态。 图 1 LVDS驱动器与接收器互连示意 LVDS 技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年 11 月通过)和 IEEE P1596.3 (1996 年3 月通过)。这两个标准中都着重定义了 LVDS 的电特性,包括： ① 低摆幅（约为 350 mV）。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644 建议了 655 Mb/s 的最大速率和 1.923 Gb/s 的无失真通道上的理论极限速率。 ② 低压摆幅。恒流源电流驱动,把输出电流限制到约为 3.5 mA 左右,使跳变期间的尖 峰干扰最小,因而产生的功耗非常小。这允许集成电路密度的进一步提高,即提高了 PCB 板的 效能,减少了成本。 ③ 具有相对较慢的边缘速率（dV/dt 约为 0.300 V/0.3 ns,即为 1 V/ns）,同时采用 差分传输形式,使其信号噪声和 EMI都大为减少,同时也具有较强的抗干扰能力。 所以,LVDS 具有高速、超低功耗、低噪声和低成本的优良特性。 LVDS 的应用模式可以有四种形式： ① 单向点对点（point　 to　 point）,这是典型的应用模式。 ② 双向点对点（point 　 to 　 point）,能通过一对双绞线实现双向的半双工通信。 1 沈阳单片机开发网——帮您精确掌握电子器件的使用细节 可以由标准的LVDS的驱动器和接收器构成;但更好的办法是采用总线LVDS驱动器,即BLVDS, 这是为总线两端都接负载而设计的。 ③ 多分支形式(multidrop),即一个驱动器连接多个接收器。当有相同的数据要传给多 个负载时,可以采用这种应用形式。 ④ 多点结构（multipoint）。此时多点总线支持多个驱动器,也可以采用 BLVDS驱动器。 它可以提供双向的半双工通信,但是在任一时刻,只能有一个驱动器工作。因而发送的优先权 和总线的仲裁协议都需要依据不同的应用场合,选用不同的软件协议和硬件方案。 为了支持LVDS的多点应用,即多分支结构和多点结构,2001年新推出的多点低压差分信 号（MLVDS）国际标准 ANSI/TIA/EIA 8992001,规定了用于多分支结构和多点结构的 MLVDS 器件的标准,目前已有一些 MLVDS 器件面世。 LVDS 技术的应用领域也日渐普遍。在高速系统内部、系统背板互连和电缆传输应用中, 驱动器、接收器、收发器、并串转换器