第5章触发器讲义.ppt

　(2) CP=0时， Q主=Q从=Q=1。 则CP=1时一直有Q从=1，于是CP=1时会一直满足 CP=1时主触发器存在1次翻转特性的原因： ①如此时K=0(J=0或1：对应JK触发器的保持或置1功能)，则 Q主保持1态不变。 ②如此时K=1(J=0或1：对应JK触发器的置0或翻转功能)，则 Q主置0(1态→0态，发生翻转)。 问：发生第一次翻转变成0态后，还会进行第2次翻转吗？ 答：不会，因 故Q主置0或者保持，所以状态不变。 3. 工作过程 (1) CP=1时，从触发器不变，主触发器随输入JK而变化： 且此时主触发器存在1次翻转特性。 (2) CP=0时，主触发器不变，从触发器将在CP↓(下降沿)与主触发器一致。 例：图5.3.4 主从触发器波形图的画法： (1)先画主触发器波形：CP=1期间根据触发器功能及1次翻转特性可画。 (2)再画从触发器波形：只CP↓处才根据主触发器状态触发。 4 . JK主从触发器对信号(J、K)和CP的要求 (1) CP=1期间，输入(J、K)一直不变。 (2) CP=1的持续期： tCPH≥3tpd CP=0的持续期：tCPL≥3tpd 时钟周期： 时钟的最高频率： 时钟的最小周期： 5 . 主从触发器的优缺点 (1) 优点：克服了空翻的缺点； (2) 缺点：抗干扰能力低。 因为：CP=1期间，输入都可能影响主触发器。 5.3.2　边沿触发器 边沿触发器：只在时钟边沿(上升沿或者下降沿)接受输入并发生状态转变的触发器 以维持-阻塞D触发器为例。 边沿触发器的分类： 维持-阻塞D触发器、CMOS传输门触发器、利用门电路延迟时间的触发器 1. 电路结构(略) 2. 逻辑符号 3. 工作原理(具体分析略) 结论：只在CP↑处触发器的次态与输入D一致，而在其他时间，输入不影响触发器。 直接置1端 直接置0端 无小圈表示CP上升沿触发 表示边沿触发方式 C1表该脉冲影响1标记的输入(如1D) 直接置1端 4 . 维持-阻塞D触发器对信号D和CP的要求 (1) 对D的要求 建立时间tset(上升沿前D的持续时间)： tset=2tpd 维持时间tb(上升沿后D的持续时间)： tb=tpd 3tpd：也是输入能被接收的时间，故其抗干扰能力较强. (2) 对CP的要求： CP=0的持续期：tCPL≥2tpd CP=1的持续期： tCPH≥3tpd 时钟频率: 时钟的最高频率 5.1 基本RS触发器 5.1.1 电路结构和工作原理 1. 逻辑电路 第5章 触发器 能够存储一位二进制数码，是在门电路的基础上引入适当的反馈构成的。能够记忆前一个状态的信息。可作为随机存储器和防抖动开关。 电位触发 主从触发 边沿触发 RS触发 D触发 JK触发 T触发 输入端(激励端) 互补的输出端 两个与非门 按结构分 按逻辑功能分 2. 触发器的状态 ① 0态、1态、不正常态 ② 现态和次态 现态：触发器接收信号之前的状态，用Qn(或Q)表示,； 次态：触发器接收信号之后的新状态，用Qn+1表示。 称为“0”态， 称为“1”态， 或 称为不正常态。 3. RD、SD无输入时也可维持两个稳态 0状态: 1状态: 等价于输入11 4. 输入和输出的关系 通常是禁止RDSD=00的，因为此时两个与非门输出均为1，破坏了触发器的互补输出关系 写成约束条件： RD+SD=1 1 1 0 1 1 0 不 变 0 0 0 1 1 0 1 1 RD SD 置1态 (置位态) 置0态 (复位态) 5. 逻辑符号 S(Set)：置位端(或置1端) R(Reset)：复位端(或置0端) 低电平有效 低电平有效：RD和SD为低电平时，触发器被复位和置位。 1 1 0 1 1 0 不 变 0 0 0 1 1 0 1 1 RD SD 置1态 (置位态) 置0态 (复位态) 5.1.2　基本RS触发器的功能描述 1．状态转移真值表(状态表，特性表) 特性表：次态Qn+1与输入、现态Qn之间关系的真值表。 次态卡诺图：状态表的卡诺图表示 2. 特征方程(状态方程) (1) 状态转移图：圆圈→稳定状态，箭头→状态转移方向， 箭头旁标注→转移条件。 表示从一个状态变化到另一个状态时对输入信号提出的要求 3.