中规模组合逻辑电路之一.docVIP

试验六 中规模组合电路设计之一 实验目的 了解中规模组合电路的使用方法 掌握用中规模集成电路设计组合电路的方法 通过实验验证设计的正确性 训练正确接线与排除故障的能力 实验仪器与器材 DLMU数字电路实验箱 1台 万用表及工具 3线—8线集成译码器 74LS138 双2线4线译码器 74LS139 八选一数据选择器 74LS151 双四选一数据选择器 74LS153 其他必要的门电路 实验内容 测试3线—8线集成译码器74LS138的逻辑功能 实验图6-1为CT74LS138的逻辑符号，用逻辑开关作为74LS138的输入信号，改变端输入A2A1A0的逻辑开关状态（000—111），用0,1显示并记录输出端Y0’—Y7’的逻辑状态，并把结果记入实验表6-1 输入 输出 S1 S2’+S3’ A2 A1 A0 Y0’ Y1’ Y2’ Y3’ Y4’ Y5’ Y6’ Y7’ 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 2 1 0 0 1 0 1 1 0 1 1 1 1 1 3 1 0 0 1 1 1 1 1 0 1 1 1 1 4 1 0 1 0 0 1 1 1 1 0 1 1 1 5 1 0 1 0 1 1 1 1 1 1 0 1 1 6 1 0 1 1 0 1 1 1 1 1 1 0 1 7 1 0 1 1 1 1 1 1 1 1 1 1 0 禁止 0 Φ Φ Φ Φ 1 1 1 1 1 1 1 1 Φ 1 Φ Φ Φ 1 1 1 1 1 1 1 1 实验表6-1 译码器作脉冲分配的应用 ３线－８线集成译码器CT74LS138“使能”控制端S1加高电平，逻辑开关S2S3其中一断接地，另一端接脉冲信号。依次改变A2/A1/A0的逻辑开关状态（000~111)观察Y0---Y1的变化，并进行具体分析。 Y0~Y1输出的情况如表所示，加上脉冲信号，对应的所选通道发生低—高电平的变化，谁脉冲信号连续变化 实验图６－２是由译码器和门电路构成的组合逻辑电路，改变输入端的A2/A1/A0逻辑开关状态（000~111)，观察并记录输出端F1和F2的逻辑状态。列真值表，并指出此电路能完成的逻辑状态。 序列 输入 输出 S1 S2’ S3’ A2 A1 A0 F1 F2 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 2 1 0 0 0 1 0 1 0 3 1 0 0 0 1 1 0 1 4 1 0 0 1 0 0 1 0 5 1 0 0 1 0 1 0 1 6 1 0 0 1 1 0 0 1 7 1 0 0 1 1 1 0 1 4用八选一数据选择器74LS151实现逻辑函数 （W.X为输者的输入变量，YE为受血者输入变量） F=YE+WX+XYE+WXE 令W=A2,X=A1.Y=A0则输出真值表为 W/XY 00 01 11 10 0 E E Z Z 1 0 E 1 1 即令D0=D1=D5=D3=D.D6=D7=1,D4=0,W=A2,X=A1,Y=A. 即可用八选一数据选择其74S151实现逻辑函数，实验图如下图 实验8 七段显示译码器 实验目的 熟悉七段字译码器CT54174LS48的逻辑功能 掌握七段字译码器CT54174LS48的一般应用 实验器材与仪器 DLMU数字电路实验箱 1台 YB43201A双踪四迹示波器1台 万用表及工具 CT54174LS48 1片 夹阴极七段数码管 1块 实验内容 1.4线-7线显示译码驱动器CT74LS38逻辑功能的测试 译码器CT54174LS48的输出a~g为高平有效，用于驱动夹阴极式的七段数码管，OC输出，内部接有2K欧的上拉电阻而无需外接。当UCC=5V时，输出端只能提供2mA左右的电流，如果数码管需要的电流大于这个数值时，则应在2K欧的上拉电阻上再并联适当电阻。使其输出a~g分别对应接七段显示器a~g输入端。 CT5417448外引线功能： L’T’——灯测试输入 R’B’I’——动态灭灯输入 B’I’/R’B’O’——灭灯输入/动态灭灯输出 实验图8-1为CT74L48的逻辑符号，按实验表8-1测试CT74LS48输出端a~g的逻辑状态，并把测试结果记入表中。 输入 输出 字形 A3 A2 A1 A0 RBI LT BI/RBO abcdefg 0 0 0 0 0 1 1 1 111110 0 1 0 0 0 1 Φ 1 1 0110000 1 1 0 0 1 0 Φ 1 1 1101101 2 3 0 0