关于端口阻抗的讨论.docVIP

从上面的讨论中，感觉到大家对端口阻抗的概念比较模糊。 _unoDoB ?首先需要区分两个概念：端口阻抗和端口输入阻抗。 $8Y(` ?TBIB:4)R ?端口阻抗一般是指天线馈电端口所接传输线所对应的特性特性阻抗，一般在端口处定义一个截面，求解器在求解时把该端口看作一个无限长均匀传输线。利用2D特征模求解器可以求得对应模式的特性阻抗。在HFSS中，要计算给定端口截面的特性阻抗只能用Waveport，在Result-create report-modal soluton data-Traces窗口中的PortZ0即是所求得的端口特性阻抗。如果在Waveport中设置了多个模式，则存在多个模式对应的PortZ0。利用Waveport端口激励，可以计算任意形状截面端口的特性阻抗。在Analysis-solution setup中设置如下，则仅启动2D特征模求解器计算端口模式而不进行进一步求解，通常成为一种检验馈电结果设置正确与否的方法ok！ 但只有在lumped port设置的阻抗Z0与waveport计算得到的端口Z0相同时，得到的VSWR才相同OK！ 在某些情况下，无法设置一个明确的端口面或者已知所连接电缆的特性阻抗（通常为50欧），这时用lumped port更为方便（不启动2D特征模求解器求解）。这时实际上是强制端口阻抗为某一值。因此，当设置lumped port时，得到的PortZ0始终是一常量。OK! n/* 2 ?另外一个概念是输入阻抗，即从天线端口看进去的阻抗，必须进行完全求解才能得到。在Result-create report-modal soluton data-Traces窗口中的Z parameter中可以得到输入阻抗。注意：仅对于单端口Z11才表示输入阻抗Zin，对于多端口，Z11仅表示其余端口短路条件下的输入阻抗。wrong！active z是存在多端口激励条件下的Z，与上述Z parameter类似，不是Z0。 [4YRyx:++ ?m*jE \+)=^ ?另外，关于归一化，是用于对S参数矩阵进行归一化，目的是用于标准的归一化S参数，比如用于电路仿真。如对Znorm进行归一化，将按照S归一化公式重新计算S参数。相应的Z0变为Znorm总结： |Tj7 ?如果是Waveport，则端口阻抗是2D特征模求解启得到的Zo； et/l7+/ ?如果是lumped port 则端口阻抗是在lumped port 设置的全端口阻抗值，如图所示 cL.e=x$ ?如果设置了对归一化（Znorm），则影响S参数的输出值，同时将Zo强制置为Znorm从效果上看lumped port设置的阻抗值对于Z0的影响是一样的，但当设置了lumped port有要进行不同阻抗值的归一化时，则归一化的优先