微机原理课件第二单元.pptVIP

第2章 微处理器内部结构 第2章 微处理器内部结构 2.1 微处理器功能结构 2.1.1 微处理器基本结构 2.1.2 8086的功能结构 2.1.3 IA-32的功能结构IA-32（Intel Architecture），英特尔体系架构 2.2 IA-32微处理器寄存器 2.2.1 整数寄存器 2.2.2 浮点及多媒体寄存器 2.3 微处理器存储器组织 2.3.1 IA-32工作方式 2.3.2 实方式的逻辑段 2.3.3 保护方式的段页管理 2.1.1 微处理器基本结构 算术逻辑单元ALU（Arithmetic Logic Unit） 运算器，主要是算术运算和逻辑运算 累加器（Accumulator）：最常使用的寄存器 标志（Flag）寄存器：反映运算结果的辅助信息 可编程寄存器 通用寄存器：数量较多，具有多种用途AX/BX 专用寄存器：只用于特定目的PC/IP 指令处理单元 控制器，执行指令实现其功能 指令执行过程：读取指令、指令译码和执行指令 2.1.2 8086的功能结构 总线接口单元(BIU) 指令队列、指令指针(IP)、段寄存器（CS/DS/SS/ES）、地址加法器和总线控制逻辑 管理与系统总线的接口，负责对存储器和外设访问 执行单元(EU) ALU、通用寄存器、标志寄存器和控制电路 负责指令译码、数据运算和指令执行 指令预取 EU单元译码执行指令，同时BIU单元读取后续指令 最简单的指令流水线技术 2.1.2 8086的功能结构 指令预取 6个字节的指令队列，“先进先出”FIFO方式工作。 指令队列空缺时，BIU自动取指弥补空缺；当程序发生转移时,BIU会废除已经取出的指令，重新取指形成新的指令队列。 指令的读取是BIU单元，指令的执行在EU单元。BIU和EU相互独立，分别完成各自操作，可并行操作。因此，EU执行时，BIU取指，指令预取。 取指是8086最频繁的操作，预取操作节省CPU的时间，提高了工作效率，最简单的指令流水线技术。 2.1.3-1 80386的功能结构 总线接口单元BIU:总线请求判优+数据地址驱动+控制信号驱动+协处理器控制等 指令预取单元IPU:16个字节的指令预取队列 指令译码单元IDU:指令译码+译码指令队列 执行单元EU:ALU+8个32位通用寄存器+64位移位加法器等 分段单元SU:逻辑地址—线性地址 分页单元PU:线性地址—物理地址 2.1.3-2 Pentium的功能结构 超标量流水线：允许1个时钟周期运行2条整数指令（U流水线+V流水线） 分离Cache(8KB数据Cache,8KB指令Cache):配合超标量流水线,减少指令预取和操作数存取而引起的冲突。数据Cache有2个32位数据接口，分别通向U、V流水线，以便能同时与2个独立的流水线进行数据交换。 动态分支预测：提供分支目标缓冲器(BTB)用于存储转移指令的执行情况，并进行动态预测。当CPU执行条件转移时，BTB就记下这条转移指令和目标指令的地址，同时预测分支是否发生，并记忆预测的结果，以提高下次预测的正确率。在预测正确时，将不会使流水线停顿，从而提高指令流水线的性能。 性能增强的浮点处理单元FPU：有专门浮点加、乘、除法器,且浮点执行也流水线,极大提高浮点处理性能。 其他：常用指令固化、改进复杂指令的代码算法、节能特性、电源电压：3.3V 2.2.1-1 通用寄存器 8个32位通用寄存器 EAX，EBX，ECX，EDX，ESI，EDI，EBP，ESP 8个16位通用寄存器 AX，BX，CX，DX，SI，DI，BP，SP 8个8位通用寄存器 AH，AL，BH，BL，CH，CL，DH，DL 2.2.1-1 通用寄存器 8个32位通用寄存器 EAX，EBX，ECX，EDX，ESI，EDI，EBP，ESP 8个16位通用寄存器 AX，BX，CX，DX，SI，DI，BP，SP 8个8位通用寄存器 AH，AL，BH，BL，CH，CL，DH，DL 例：mov eax mov ax,050ah mov ah,05h mov al,0ah 通用寄存器的命名 EAX：累加器(Accumulator)：算术、逻辑与外设传送信息 EBX：基址寄存器(Base)：放存储器地址,数组中用 ECX：计数器(Counter)：循环操作隐含计数器 msg db ‘WELLDONE’ ;大---小写转换 mov ecx,length of msg mov ebx,offset msg again: mov al,[ebx] add al,20h mov