第4章 触发器(LJH).pptVIP

4.7 集成触发器 (1)、种类：多为集成JKFF、DFF (2)、选用注意：触发方式、逻辑功能 4.7.1 常用集成触发器 1、双JK触发器74LS76 (1)、TTL工艺 (2)、内含2个边沿JKFF (3)、带异步清0、置1端 * 1 2 1 2 图4-23 74LS76 双JKFF 第2个FF：信号编号带2 第1个FF：信号编号带1 (1) 下降沿：置0、置1、翻转、保持 (2) 特殊端：RD’_异步清0端、 SD’_异步置1端 (3) 任意时刻：RD’=0, Q*=0 ; SD’=0, Q*=1（见下表） * 表4-10 74LS76的功能表 由表，任意时刻：RD’=0, 则Q*=0 ; SD’=0, 则Q*=1 集成FF通常都带有RD’和SD’端 0 1 1 0 * 2、双D触发器74LS74 (1)、TTL工艺 (2)、内含2个边沿DFF (3)、带异步清0、置1端 图4-24 74LS74 引脚图 * 表4-11 74LS74的功能表 (2) 任意时刻：RD’=0, Q*=0 ; SD’=0, Q*=1 (1) 上升沿触发：置0、置1 * 3、其它集成触发器 (1)、类型: JK、D、SR (2)、工艺：CMOS、TTL (3)、集成数：双、四 表4-12 常用集成触发器 (4)、触发方式: 上升、下降、高电平、直接 * 4.7.2 触发器的功能转换 目的：现有FF?所需FF 意义：市售多为JKFF和DFF 1、利用JKFF得到其他FF 1）JK?SRFF 思路：将JKFF特性方程?所需FF特性方程 JKFF: Q*=JQ’+K’Q SRFF: Q*=SQ’+R’Q ? 图4-25 SRFF的Q*卡诺图 ? 转换方法: 令J=S，K=R SR * 转换方法: 令J=S，K=R 图4-26 JK变SRFF电路 注：S、R不可同时为1。 2）JK?DFF JKFF: Q*=JQ’+K’Q DFF: Q*=D=DQ’+DQ ? ? 转换方法: 令J=D，K=D’ 图4-27 JK变DFF电路 * 2、利用DFF得到其他FF 思路：DFF ? JKFF ? 其他FF DFF?JKFF JKFF: Q*=JQ’+K’Q DFF: Q*=D ? ? 转换方法: 令D=JQ’+K’Q 图4-28 D变JKFF电路 * 2、工作原理 将一个时钟周期分3个阶段分析： 1）CLK=1时, 主FF工作: Qm*=S+R’Qm;从FF状态不变。 2）CLK下降沿, 主FF停工; 从FF开工, 次态Q*=Qm (变)。 3）CLK=0时, 主FF状态Qm不变; 从FF工作, 但状态不变 。 （停工） 1 0 1-0 0-1 0 1 * 3、特性方程，特性表，逻辑功能 特性方程与同步SRFF相同： Q*=S+R’Q 特性表区别仅在时钟信号： 逻辑功能与同步SRFF也相同。 表4-5:主从SRFF功能/特性表 同步SRFF * 4、动作特点 （1）仅在CLK下降沿，从FF的状态才能改变。 动作依据：等于当时主FF状态，即Q*=Qm （2）在CLK=1期间，主FF状态随输入信号变化， 可多次变化。动作依据：同步SRFF的特性。 主从SRFF Q端“弯角”表明:状态在下降沿改变。 同步SRFF 包含动作时间和动作依据。 符号对比 * 【例4-5】画波形练习：画出主从SRFF的输出波形。 画法建议： （1）先画主FF波形Qm ； 动作时间：CLK=1期间 动作依据：SRFF特性 （2）再画从FF波形Q。 动作时间：仅CLK下降沿 动作依据： Q*=Qm（从态等于主态） 注意动作时间和动作依据。 * 波形画法： （1）主FF：按 同步SR画法即可 CLK=1时有： S=1,R=0: Qm*=1 S=0,R=1: Qm*=0 S=0,R=0:Qm*=Qm （2）从FF： CLK下降沿动作，等于主态: Q*=Qm。 图4-11 主从SR波形 主FF 从FF * 4.4.2 主从JKFF 1、电路结构 在主从SRFF基础上增加两个与门。 目的：消除SR约束条件、增加翻转功能。 S R J K Q’ Q 图4-12 主从JKFF J—置1端，K—置0端 （均高电平有效） * 2、特性方程推导 约束条件： 依图： 推导： 自动满足，与J、K无关 * 3、逻辑功能分析 J=K=0, Q*=Q （保持功能） J=1, K=0, Q*=1（置1功能） J=0,