基于分布式算法的多项抽取滤波器设计.docVIP

基于分布式算法的多项抽取滤波器设计 　　摘 要： 实现高阶FIR滤波器时，在降低FPGA硬件资源占用方面，分布式算法和多相分解技术应用广泛。详细介绍了分布式算法和多相分解技术的原理，并结合FPGA的特点提出了适用于高阶FIR滤波器的新算法，解决了分布式算法实现高阶FIR滤波器查找表过大的问题，提高了硬件资源的利用率。推导了基于分布式算法和多相分解技术的实现原理，通过ISE实现并验证了该算法的高效性。最后，给出了滤波器性能随滤波器系数量化位宽变化的关系。 　　关键词： FIR滤波器； FPGA； 分布式算法； 多相分解 　　中图分类号： TN713+.7?34 文献标识码： A 文章编号： 1004?373X（2016）23?0068?04 　　Design of polyphase decimation filter based on distributed algorithm 　　SHI Liguo1， 2， HOU Hongjie1， 2， WANG Zhugang1， XIONG Weiming1 　　（1. National Space Science Center， Chinese Academy of Sciences， Beijing 100190， China； 2. University of Chinese Academy of Sciences， Beijing 100190， China） 　　Abstract： The distributed algorithm and polyphase decomposition technology are widely used to implement the high?order FIR filter and reduce the occupancy of FPGA hardware resource. The principles of the distributed algorithm and polyphase decomposition technology are introduced in detail. In combination with the characteristics of FPGA， a new algorithm suitable for high?order FIR filter is proposed， which can solve the problem that the distributed algorithm is adopted to realize the oversize high?order FIR filter lookup table， and improve the utilization of hardware resource. The implementation principles based on the distributed algorithm and polyphase decomposition technology are deduced. The high efficiency of this algorithm was realized and verified by ISE. The relationship of variation of the filter performance with the width of the filter coefficient quantization bit is given. 　　0 引 言 　　从20世纪末期开始，小卫星以编队飞行的方式完成复杂的空间探测任务成为了热点。小卫星具有重量轻、体积小、功耗低、成本低、研制周期短等优点[1]，但也有相应的不足之处，例如受重量、体积、功耗的限制，其性能也大大降低。星载的数字信号处理IC也只能应用低功耗的系列，例如Xilinx公司的Spartan 6，其片上资源尤其是DSP资源非常有限。因此，在片上数字信号处理的算法中，要尽量减少硬件电路规模，节省FPGA硬件资源，以达到低功耗的要求。 　　FIR数字匹配滤波器在信号解调、信号检测和时延估计中有着优异的性能，并得到了广泛的应用[2]。但随着阶数的提高，FIR数字滤波器占用的资源越来越多[3]。由于大量的乘法存在，在低功耗FPGA中实现高阶FIR数字滤波器十分困难，为解决这一问题，通常的实现方式有两种：一是采用多相分解的方式“降低”滤波器的阶数[4?5]；二是采用分布式算法实现乘法操作[6?7]。本文提出了数字滤波器的多相实现结构与分布式算法相结合的方法，在实现具有相同阶数的FIR数字滤波器时，尽可能地减少硬件资