实验七8位移位寄存器的设计.docxVIP

实验七 8位移位寄存器的设计一、实验目的熟悉QuartusⅡ仿真软件的基本操作，并用VHDL语言设计一个8位移位寄存器二、实验内容1．用VHDL语言设计由边沿触发式D触发器构成的8位移位寄存器，并进行仿真与分析；三、实验原理1.(1)8位移位寄存器逻辑电路的原理：可以实现串行输出、并行输入，串行输出的功能。是能暂时存放二进制码的电路，被广泛的应用于各类数字系统和数字计算机中。寄存器的特点是存数方便。abcdefgh为8个并行输入端，qa~qh为并行输出端，srsi为右移串行输入端,slsi为左移串行输入端,s1,s0为模式控制端,clrn为异步清零端,clk为时钟脉冲输入端(2)通过实验实现逻辑的原理：输入信号输出信号clkclrnS1S0slsrabcdefghQ_abcdefgh↑111000000111100001111↑110100000111100011111↑110100001111100111111↑110000011111101111110↑110000111111011111100↑100001111110011111100↑101011111110011111110↑101011111111011111111↑101001111111101111111↑101000111111100111111↑000000011111100000000四、实验方法与步骤实验方法：采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。实验步骤：编写源代码。打开QuartusⅡ软件平台，点击File中得New建立一个文件。编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。VHDL设计源代码如下：2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assign/Device,选取芯片的类型“Altera的EPF10K20TI144_4”3、编译与调试。确定源代码文件为当前工程文件，点击Complier进行文件编译。编译结果有错误或警告，则将要调试修改直至文件编译成功。波形仿真及验证。在编译成功后，点击Waveform开始设计波形。点击“insert the node”,按照程序所述插入clrn,clk,s0,s1,sl,sr,a，b，c，d，e，f，g，h,qa，qb,qc,qd,qe,qf,qg,qh共22个节点（clrn,clk,s0,s1,sl,sr, a，b，c，d，e，f，g，h为输入节点，qa，qb,qc,qd,qe,qf,qg,qh为输出节点）。设置s0,s1,sl,sr以不同的信号输入，abcdefgh输入初始数据，clk为时钟信号，点击保存按钮保存。然后进行功能仿真，选择菜单Processing-Generate Functional Netlist命令产生功能仿真网表，选择菜单Assignments--Setting下拉列表中选择Simulator input ,在右侧的Simulation mode下拉列表中选择Functional，完成设置；选择菜单中的 Processing-Start Simulation启动功能仿真，然后查看波形报告中的结果5、时序仿真。首先进行全编译，编译成功后，点击Assignments 的settings的 simulation mode： Timing，仿真成功后即出带延时的波形图。6、FPGA芯片编程及验证。（1）分配管脚：assignment—Pins在Location中选择合适的输入输出管脚并进行编译。（2）下载验证：Tools-Programmer进入下载窗口Hardware Setup—ByteBlaster-Start-OK（3）初始化电路，根据设置好的管脚资源擦做实验电路板，完成数据测试。五、实验结果与分析编译过程编译过程、调试结果b)结果分析及结论：编译无错误，可进行下一步功能仿真功能仿真过程及仿真结果结果分析及结论：最开始是清零；置数:当clrn=1时，S=11，输输再清零，右移：当S=01时，slsr=01时补1，因此输slsr=10时补0，因此输左移：当S=10时，slsr=10时补1，输出slsr=01补0，输出slsr=10时补1，输出时序仿真时序仿真过程及仿真结果b)结果分析及结论：仿真结果与逻辑存在偏差，因为时序仿真存在延迟现象，是正常现象。Programming芯片编程芯片编程过程b)编程芯片FPGA验证结果结果分析与结论按图示顺序为右移补一：清