数字集成电路精简研究报告.ppt

第一章 引论 摩尔定律 1965年, 戈登摩尔发现单个芯片上的晶体管数量每 18到 24 月增长一倍. 规模随时间指数上升 复杂度沿革 逻辑：10倍/5年 存储器：4倍/3年 Design Metrics 如何评价一个好的设计 成本 可靠性 可扩展性 速度 (延迟, 主频) 功率 能耗 集成电路成本 NRE (non-recurrent engineering) 固定成本 设计时间和人工, 掩膜制造 所有一次性消耗的成本 可变成本 工艺, 封装, 测试 与产量成正比 与芯片面积成正比 芯片成本 单个芯片 晶圆 From 12” (30cm) 图1.9 单个晶体管成本 0.0000001 0.000001 0.00001 0.0001 0.001 0.01 0.1 1 1982 1985 1988 1991 1994 1997 2000 2003 2006 2009 2012 cost: ￠-per-transistor Fabrication capital cost per transistor (Moore’s law) 成品率 不合格率 a 约为 3 可靠性―数字集成电路中的噪声 i ( t ) 电感耦合 电容耦合 电源线和地线 噪声 v ( t ) V DD 图1.10 数字电路的噪声源 直流特性电压传输特性 VOH = f(VOL) VOL = f(VOH) VM = f(VM) 图1.11 逻辑电平映射至电压范围 “ 0 ” V OL V IL V IH V OH 不确定区域 “ 1 ” 图1.12 反相器串联：噪声容限的定义 高噪声容限 低噪声容限 V IH V IL 不确定区域 1 0 V OH V OL NM H NM L 门输出 门输入 图1.13 抗噪声能力 噪声容限限定了信号源噪声的极值 信号源: 电源噪声, 串扰, 接口, 电压漂移 区分固定噪声和与信号摆幅成正比的噪声 抗噪声能力 噪声容限值并不能完全说明系统的抗噪声能力 一个具有较高噪声容限的浮动节点并不比一个具有较低噪声容限和低输入阻抗的节点抗噪声能力强（可能具有再生修复能力）。 抗噪声能力表明系统在噪声存在下正确处理信号的能力。 – 可以抑制噪声源的能力。 关键参数: 噪声传递函数, 作为驱动端的输出阻抗，作为接收端的输入阻抗 再生性 具有再生性的门 不具有再生性的门 图1.15 再生性 反相器链 模拟响应 图1.14 扇入和扇出 扇入 M M 图1.16 理想的数字门 Fanout = ￥ NMH = NML = VDD/2 g = ? V in V out 图1.17 延迟定义 图1.19 环振荡器 图1.20 一阶 RC 网络 tp = ln (2) t = 0.69 RC 重要模型 – 记住，与后面延迟模型计算相关 图1.21 功耗 瞬时功耗: p(t) = v(t)i(t) = Vsupplyi(t) 峰值功耗: Ppeak = Vsupplyipeak 平均功耗: 第二章 制造工艺 CMOS 工艺 图2.1 设计反相器电路 反相器电路版图 附录-彩图6 氧化oxidation 光照掩膜 Optical mask 工艺步骤 process step 涂光刻胶 photoresist coating 去除光刻胶（沙洗）photoresist removal (ashing) 旋转，清洗，干燥 spin, rinse, dry 酸刻蚀 acid etch 光刻胶显影 photoresist development 光刻胶曝光 stepper exposure 光刻工艺 图2.4光刻过程典型步骤 形成 SiO2图形 Si-衬底 (a) 硅基础材料 (b) 氧化及淀积负光刻胶 (c) 光刻机曝光 光刻胶 SiO 2 紫外线 图形的光照掩膜 曝光的光刻胶 SiO 2 SiO 2 SiO 2 (d) 显影和刻蚀光刻胶后化学或等离子刻蚀SiO 2 (e) 刻蚀后 (f) 去除光刻胶后的最终结果 变硬的光刻胶 化学或等离子刻蚀 Si-衬底 Si-衬底 Si-衬底 Si-衬底 Si-衬底 变硬的光刻胶 图2.5 简化的双阱CMOS 工艺 图2.6 CMOS 工艺流程 图2.7 CMOS工艺流程 图2.7 CMOS工艺流程 图2.7 CMOS工艺流程 图2.7 设计规则 设计规则 设计者和工艺工程师之间的桥梁 制造各种掩膜板的指南 单位尺寸: 最小线宽 可伸缩设计规则: lambda 参数 绝对尺寸 (micron rules微米规则) CMOS 工艺图层 0.25 mm CMOS 工艺图层表示方法 彩图1 同一层内设计规则 Metal2 4 3 彩图2 晶体管的版图设计规则 彩图3 通孔 和接