建立一个新的Project1-1第一次执行程序时，可以从[开始][程序集.docVIP

建立一个新的Project 1-1 第一次执行程序时，可以从 [开始] \ [程序集] \ ModelSim SE \ ModelSim；或是执行ModelSim在桌面的快捷方式 在Library标签页中，展开各Library就可以看到其下含的所有Package (for VHDL)，进一步以Edit打开，可检视该Package与Package Body内容 1-2 File \ New \ Project ...??? 输入project name and Location 按OK键后 指定的路径下会产生一个叫work的预设子资料夹，还有Viterbi.cr.mti、Viterbi.mpf 两个档案 主操作画面左边的Workspace内，在原本的Library标签外，会出现另一个Project标签(但此时里面内容是空的) 还会蹦出另一个Add items to the Project窗口 　 .mpf 文件储存的是此project的相关数据，下次要开启此project 就是利用 File \ Open \ Project... 开启此.mpf若要移除之前建立的project，请从 File \ Delete \ Project... 移除 　 　 载入Project 的HDL source codes 按Add items to the Project窗口中的Add Existing File (或是从File \ Add to Project \ Existing Files ...) HDL files摆放的位置，路径名称不能有中文，否则软件会抓不到files 关掉Add items to the Project窗口，此时的Project下出现了HDL File，一堆问号表示这些档案都还没compile。 如果要对project新增或移除HDL File：在Workspace内按鼠标右键，选择 Add to Project \ Existing File...? (新增)??????????????????????????????????????????????????? Remove from Project??????????????? (移除) Compile 在Project标签页内，选定任一档案，按鼠标右键选择 Compile \ Compile All? 或是直接按 icon Compile Out-of-Data只重新compile有修改过的档案 (比较节省时间，故也较常用) 此刻只做Compile 还没做Simulate，而ModelSim必须要作完Simulate (Loading)后才会把所有档案link起来。如果compiler的结果出现有errors或warnings的讯息，直接在该讯息上双击，即可进一步带出详细的讯息说明。 如果您处理的是VHDL project，那在做Compile前，先在Project标签页内，选定所有档案，按鼠标右键选择Properties做如下设定： Simulate (Loading) 切换到Library卷标页，展开work目录，其下可以看到此project包含的所有档案，档案前的符号M，表示这些档案的性质是Module；如果你写的是VHDL程序那档案前所看到的符号会变成E(Entity) and A(Architecture)。 如果compiler完，work目录底下仍然看不到东西，无法展开，请稍等5~10秒(等程序update必威体育精装版状态)，或是按鼠标右键选择Update重新整理 4-1 直接以鼠标左键双击要Simulate 的档案，或是按鼠标右键选择Simulate。此处选择要Simulate (Loading)的档案不一定要是top-level file，但如果你选的不是top-level file，project中的sub-ciricuit必须一个一个load，比较麻烦。 请注意，这里的Simulate并没有真的做仿真，只是把程序Loading进来，并将sub-module 彼此间 link 起来 Loading 要simulate 的档案的动作，也可以按Simulate icon 来完成 执行以上动作时，如果再附加一个设定步骤：到Options标签页下，核选Enable source file coverage，即可在仿真的程序中，附带帮你检查testbench 对于 if / case conditional statement的模拟涵盖率。 执行完Simulate (Load)的动作后，程序会自动再跳出两个标签页Sim与Files，此时在Sim下可以看到整个Proj