5-3 存储系统.pptVIP

第五章 存储器 ——微机原理与接口技术 2010 本章主要内容 只读存储器(ROM) 掩模式只读存储器 一次编程只读存储器（PROM） 多次编程只读存储器（EPROM, EEPROM ） 只读存储器 只读存储器阵列(16×1位ROM结构） 熔丝式ROM(PROM) 本章主要内容 主存储器与CPU的连接 问题描述：给定CPU数据总线和地址总线的数值参数、单个内存芯片的容量参数，完成CPU与指定容量的存储体之间的连接。 包括： 1、地址线的连接 2、数据线的连接 3、控制信号线的连接（读、写请求/允许/片选等） 考虑：位长（字长）、容量（地址范围、字数）、 芯片数量、连接技巧 连接示例 字长扩展（DBUS） 字数扩展(ABUS) 综合扩展 芯片表示的主存空间 例1 设有32片256K×1位的SRAM芯片，问： (1) 采用位扩展方法可构成多大容量的存储器？ (2)该存储器需要多少按字节编址的地址位或按32位字编址的地址位？ (3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：256K*1位SRAM芯片包含18根地址线 (1)32片256K×1位的SRAM芯片可构成256K×32位的存储器。 (2)如果采用32位的字编址方式，则需要18条地址线，因为218=256K Word。 如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。 例2 设有若干片256K×8位的SRAM芯片，问：(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？(2) 该存储器需要多少字节地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。 例3 某计算机的主存地址空间中， 从地址0x0000到3FFF为ROM存储区域， 从0x4000到0x5FFF为保留地址区域，暂时不用， 从0x6000到0xFFFF为RAM地址区域。 RAM的控制信号为CS#和WE#，CPU的地址线为A15~A0，数据线为8位的线路D7~D0，控制信号有读写控制R/W#和访存请求MREQ#，要求： (1) 如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。 (2) 如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。 (3) 如果ROM存储器芯片采用16K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图 解： 8KB的存储区域可以用8片存储器芯片构成一组实现。8K×1的存储器芯片的地址线需要13条，即A12~0。 0x0000到0x3FFF为ROM存储区域，从0x4000到0x5FFF为保留地址区域，暂时不用，从0x6000到0xFFFF为RAM地址区域。 CPU 访问0~0xFFFF的地址空间需要地址线16根，为A15~A0，数据线为8位的线路D7~D0 例3 （1）解：如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。 若要将存储器地址布置在2400H开始的的单元,片选信号如何接线? 分析: A15 A14 A13A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 第一组地址:2400H~27FFH,译码器输出的第9个信号作片选