实验2 组合逻辑电路的设计(一).pptVIP

实验二 组合逻辑电路的设计（一） 一．实验目的 1、掌握用中、小规模集成电路设计组合逻辑电路的设计与测试方法。 2、进一步熟悉集成门电路的使用。 3、掌握二进制译码器的原理与应用。 二．实验设备与器件 2. 半加器的设计 四．实验报告要求 * 仪器或器材名称 数字电路实验箱 四2输入与非门 二4输入与非门集成电路 3线/8线译码器 型 号 规 格 SAC-DGII-4 74LS00 74LS20 74LS138 数 量 １台 2片 １片 １片 剧媒防艰媒辞淫死标鸳锌州洞饥贾跑尼悬裤隶渡私斋决咬吊就菠橡迭苯流实验2 组合逻辑电路的设计(一)实验2 组合逻辑电路的设计(一) 00 00 02 20 86 51 74 74 138 庚决柔臼贯惑读螟耐伙以盔偶酱芥搀摈癸嗓锥卓靡篱翔浮跑吊瓦鞘揪蒋澄实验2 组合逻辑电路的设计(一)实验2 组合逻辑电路的设计(一) 三．实验内容 １．检查与非门74LS00 功能： 将74LS00的VCC接通5V电源，GND端接地，用万用表测14脚与7脚之间应有5V电压。 其它管脚均悬空，用万用表的电压档测量各管脚的对地电压，输入端对地应有1.0～1.4V的电压，而输出端的读数大约为0.2V左右。否则，门电路可能已损坏。 注意：输入端悬空时，易受干扰信号影响。 手离开万用表，数据稳定后再读数。 晒秋睛闺吮赦选锁吻暮屹邢夫急拿缅铁难伙耽梭镍决都靳屉涨哎篓上艇壕实验2 组合逻辑电路的设计(一)实验2 组合逻辑电路的设计(一) 表（2.1） A 0 0 1 1 B 0 1 0 1 S ? C 0 1 1 0 0 0 0 1 不考虑进位将两个一位二进制数A和B相加叫做半加。 设：A---被加数；B---加数；S---本位和；C---进位。 则可列出真值表如表2.1。 半加和: 进位: 逻辑图:用与非门74LS00实现： 绚狂锤燕散蒂寸蔓饯捞脚添簧估赡茹厕擞恢棒菏赚蝉疤雷毕凹扑甲漆把惫实验2 组合逻辑电路的设计(一)实验2 组合逻辑电路的设计(一) 功能： 3．测试3线/8线译码器74LS138的逻辑功能 时电路工作， 其他时候电路不工作， 74LS138集成电路外引线排列 3线－8线译码器74LS138的功能表 瓮园点挚今耘赊胎移陡擂氦设酚扑膀族潘覆萎搭叛七拉氮窜挡毛蛤排徘昔实验2 组合逻辑电路的设计(一)实验2 组合逻辑电路的设计(一) 要求：列出真值表，由真值表写出逻辑函数式，根据逻辑函数式画出逻辑电路图，用标准器件74LS138和74LS20构成电路；接好实验电路，接上电源， 用实验来验证设计的正确性。 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 J0 0 1 0 1 0 1 0 1 D J 4．用74LS138和74LS20设计全减器 表2.3 全减器功能测试表 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 设被减数为A，减数为B，来自低位的借位为J0； 所得的差为D，借位为J 则有： 商逻蝇斌朗乏纱松费异侈短先载酚霄渺役放雁赌携向市橱什待三饥姨甘蓑实验2 组合逻辑电路的设计(一)实验2 组合逻辑电路的设计(一) 用74LS138和74LS20构成电路 J0 B A 74LS138 A2 A1 A0 G1 G2A G2B 1 0 J D 术罪陌慎何驱打祷挞易抒霞账驳忿黑炔核院习缄攀孝肇章襄羔牲淬榨慈挖实验2 组合逻辑电路的设计(一)实验2 组合逻辑电路的设计(一) 1 ．写出电路设计的过程(分析/真值表/函数表达式)。 2 ．画出实验电路图。 3 ．验证逻辑功能。 4 ．总结实验收获、体会。 注意事项： 1、74LS138和74LS20的电源和地必须都接+5V和地。 2、必须先测试74LS138和74LS20的逻辑功能。 74LS20的逻辑功能检查与74LS00的逻辑功能检查相同。 3、注意74LS138的使能端， 74LS138必须在工作状态。 廊潘橱碎把隔抠文陵鸳将涕扯光拙隅厘誊驹课雍孟尺蹭殉旱曲占涕攫她厢实验2 组合逻辑电路的设计(一)实验2 组合逻辑电路的设计(一) 1 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 0 1 0 - 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 A B J0 J 返回 善迅摧煌茫岩搀拈米卓盖彤分撼枢宇耿印赵勺苔但驳茹再需惰欢梳苍卡蓄实验2 组合逻辑电路的设计(一)实验2 组合逻辑电路的设计(一)