防焊设计过程中可优化的特点.pptVIP

* 硋翴虏菠ざ残さΩ蚌癡ぇず甧乎璶 * 硋翴虏菠ざ残さΩ蚌癡ぇず甧乎璶 * 硋翴虏菠ざ残さΩ蚌癡ぇず甧乎璶 * 深圳市普林电路有限公司 目的：优化资源，节约成本，提高产品生产效率，促进 生产工艺的实现 * PCB产品设计中那些可以合理性优化？ * 1.多层板内外层空旷区域的优化 2.导通RING设计的优化 3.独立线路线宽、间距的优化 4.空旷区域PAD / RING之间的优化 5.线路/RING之间的优化 6.油墨覆盖设计的优化 7.表面处理设计的优化 8.拼版工艺处理的优化 * 这些常见的问题在设计的同时就可以直接改善吗？ 不良现象：空旷区域出现织纹显露，褶皱，以及造成品板弯板翘的现象 不良原因：空旷区域穿透力、结合力不足 改善方案：内层空旷区域填充独立 盘和梅花盘，同时也增加了层间附着力。 * 多层板内层设计中可优化的特点 PCB板翘曲度公差(IPC –II) 板的状况 最大翘曲度 PCB板 0.7％ 花盘 成品能力0.1mm(4mil) 设计要求最小孔径为0.1mm,尽量加大0.05mm,涉及到钻孔精准度与板材的稳定，不容易烧焦和镀孔时孔塞。 改善方案：将0.25mm以下孔增大0.05mm(尽量避免小孔径设计，即节省成本又容易工艺的实现) 孔最小为0.1mm， * 过孔设计中可优化的特点 孔塞图片 * 实例：孔与大铜面间距大 ，空旷區域的RING環出現鍍錫不良,原因為RING環太小。 问题原因：蚀刻线是溶液聚集孔环附近，攻击到锡铅。 改善方案：将独立区域RING 環加大到8mil或以上 * 独立线设计过程中可优化的特点 实例：因线与大铜面间距大,造成图形电镀时线上铜镀的过厚而导致线蚀刻出现线细或夹膜等异常，造成不良产生。 问题原因：电镀过程实质是铜离子与电子的相互置换的过程，局部设计空旷导致离子/电子集中分布，致使电子与铜离子的置换过于集中产生不良。 改善方案：1.移线-将线移动至大铜面旁边 2.增加线宽与间距，线宽增大会确保蚀刻是溶液不会过于集中导致线宽过细，增加间距可以确保蚀刻后的去膜彻底。 3.线两侧添加辅助铜条（但不宜加多，因为电镀时会造成成本浪费） * 最小间距至少要能适合承受的电压，在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距，一般情况下(0.5OZ铜厚)将走线间距建议设计为4mil或以上。 4mil 4mil线宽min 4mil线宽min 蚀刻后线的理想形状 4mil+/-20% * 为何走线间距设为4mil或以上？ 《4mil 4mil线宽min 4mil线宽min 工艺生产采用减成法（即在全铜面上去掉不是电路的部分） 生产前 设计值6mil 4mil+/-20% 2mil 2mil 线路蚀刻时需要提前做预补偿，（化学药水蚀刻）制作出来的线路只要满足4+/-20%即达到要求， 不可能完全达到理想的 布线中网络系统的作用 CPU的数椐线4-6mil,电源线要看载流大小而定，如下：不同厚度不同宽度的铜箔的载流量见下表:（T为最大温升，单位为摄氏度） 铜皮厚度70um 铜皮厚度35um铜皮t=10 铜皮t=10电流A 宽度mm 电流A 宽度mm6.00 2.50 4.50 2.505.10 2.00 4.00 2.004.20 1.50 3.20 1.503.60 1.20 2.70 1.203.20 1.00 2.30 1.002.80 0.80 2.00 0.802.30 0.60 1.60 0.602.00 0.50 1.35 0.501.70 0.40 1.10 0.401.30 0.30 0.80 0.300.90 0.20 0.55 0.200.70 0.15 0.20 0.15注:用铜皮作导线通过大电流时铜箔宽度的载流量应参考表中的数值降额50%去选择考虑 针对此独立区域单孔径/独立盘设计合理化建议。 设计的同时建议加大孔环到8mil以上（单边孔环4mil),或是到半径为距孔环20mil以外区域直接加上独立盘 * 焊盘与孔环设计中可优化的特点 独立盘与孔环旁边加独立盘的功能就是确保蚀刻的时候把孔环蚀刻的过于严重而影响产品的焊接性能。 问题点：线宽/线间距过小 不良现象：夹膜、蚀刻不净等。