同步时序电路设计与举例.ppt.pptVIP

例2 试设计一个四进制加法计数器。 解： 1．根据设计要求，确定输入、输出及电路的状态，进而拟定原始状态表和原始状态图。 根据题意可知电路应有四个同的状态，分别用S0、S1、S2、S3来表示该四种不同的状态。在状态为S3时输出Z=1。当输入第四个计数脉冲时，计数器返回初始状态S0，同时输出Z向高位计数器送出一个进位脉冲。其原始状态表、状态图如下所示。 原始状态表 2．化简原始状态表，消去多余的状态，求得最小化状态表。 从原始状态表可以看出无多余状态，已不能再作状态化简。 3．对简化后的状态表进行状态编码即进行状态赋值，把状态表中用文字标注的每个状态用二进制代码表示。这一步得到一个二进制状态表。 由N≤2n可知，在N=4时，n=2，即采用两位二进制代码。设S0=00、S1=01、S2=10、S3=11。则可得状态编码表，如下表所列。 状态编码表 4．选定触发器的类型，并求出激励函数和输出函数表达式。 我们选用J-K触发器，根据状态编码表可得： 5．根据激励函数和输出函数表达式画逻辑图。 * 同步时序电路设计 设 计 方 法 给定逻辑功能 写原始状态图原始状态表 状态简化得最小化状态表 状态编码 选触发器类型，求控制函数、输出函数 画逻辑电路图 画出全状态图，检查设计， 如不符合要求，重新设计 同步时序电路设计举例 例1：设计一个模可变的同步递增计数器。当控制信号Ｘ ＝0时为三进制计数器；Ｘ＝１时为四进制计数器。 解： （1）作原始状态图 设 输入控制端： 输出端：Ｚ1（三进制计数器的进位输出端） Ｚ2（四进制计数器的进位输出端） 00 01 10 11 X/Z1，Z2 0/0 0/0 0/1 1/0 1/1 （2）确定触发器类型，求控制 函数和输出函数。 触发器类型： D 个数：2 根据Ｄ触发器的激励表与原始状态图，作状态表。 1/0 1/0 X 0 1 1 现 入 X 现 态 Q1 Q0 现控制入 D1 D0 次 态 Q1 Q0 0 0 0 0 0 0 1 1 0 1 1 1 1 0 0 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 现输出 Z1 Z2 0 0 0 0 0 1 从卡诺图看出，约束项均未使用，按“0”处理填入表中，得全状态表。 0 1 1 0 0 0 0 0 0 输出： 状态转换表 全 0 0 1 0 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 （3）画出逻辑图 4. 画出全状态图 00 01 10 11 0/0 0/0 0/1 1/1 1/0 1/0 1/0 0/0 电路是一个自启动电路，完成设计要求。 0 1 1 现 入 X 现 态 Q1 Q0 现控制入 D1 D0 次 态 Q1 Q0 0 0 0 0 0 0 1 1 0 1 1 1 1 0 0 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 现输出 Z1 Z2 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 状态转换表 全 0 0 1 0 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 现态 次态 输出(Z) S0 S1 0 S1 S2 0 S2 S3 0 S3 S0 1 原始状态图 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 0 1 0 0 输出 次态 现态 因为J-K触发器的特性方程为 则可得： 逻辑图 6．检查电路有无自启动能力。 该电路没有无效状态，因此不存在自启动问题。 [例3] 用与非门和JK触发器设计一个同步时序电路，以检测 输入的信号序列是否为连续的“110”。 根据命题要求,电路应具有一个输入变量，记为x，它是一个二进制序列；一个输出变量，记为Z，用它来检测输入x是否为连续的“110”序列。即： 当输入序列 x为 ： 1 1 0 则输出序列Z 为： 0 0 1 令该逻辑电路的初态为 a ，根据题意可列出在不同