第3章 微处理器(精简).ppt

第3章 8086/8088微处理器 主要内容 微处理器的一般结构； 8086微处理器的组成、引脚功能； 8086的内部寄存器和标志位； 8086的存储器组织； 80X86系列微处理器的结构特点。 第3章 8086/8088微处理器 主要内容： 3.1 8086/8088微处理器概述 3.2 8086/8088的编程结构 3.3 8086/8088的存储器组织 3.4 8086/8088的外部结构 3.5 8086/8088的基本时序 3.1 8086/8088微处理器概述 8088、8086基本类似 16位CPU、AB宽度20位 差别： 指令预取队列：8088为4字节，8086为6字节 数据总线引脚：8088有8根，8086有16根 8088为准16位CPU，内部DB为16位，但外部仅为8位，16位数据要分两次传送。 指令系统完全相同，芯片内部逻辑结构、芯片引脚有个别差异，均具有20位地址线，寻址能力达到1MB空间。 3.1 8086/8088微处理器概述 指令流水线 指令流水线 指令流水线有两种运作方式： 串行方式： 取指令和执行指令在不同的时刻按顺序执行 并行方式： 取指令和执行指令可同时执行，需要有能并行工作的硬件的支持。 串行工作方式 8086以前的CPU采用串行工作方式 串行工作方式 CPU执行指令时总线处于空闲状态； CPU访问存储器(存取数据或指令)时要等待总线操作的完成； 缺点：CPU无法全速运行 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 并行工作方式 8086CPU采用并行工作方式 并行操作的前提 取指令部件和指令执行部件要能够并行工作； 各部件执行时间基本相同，否则需再细分； 取指令部件取出的指令要能暂存在CPU内部某个地方； 指令执行部件在需要时总能立即获得暂存的指令 需要解决转移指令问题。 8086 CPU的特点 采用并行流水线工作方式： 通过设置指令预取队列（IPQ）实现 对内存空间实行分段管理： 将内存分段并设置地址段寄存器，以实现对1MB空间的寻址。 支持多处理器系统：8087 FPU 8086的流水线操作 8086 CPU包括两大部分：EU和BIU BIU不断地从存储器取指令送入IPQ，EU不断地从IPQ取出指令执行 EU和BIU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键（类似于工厂流水线的传送带） 8086的流水线操作 新型CPU将一条指令划分成更多的阶段，以便可以同时执行更多的指令。 PIII为14个阶段 P4为20个阶段(超级流水线) 超级流水线和超标量结构 超级流水线 指令的执行步骤分得更细，流水线长度更长 例如，PIII为14个阶段，P4为20个阶段 有利于提高主频 转移分支时的效率？ 解决：分支预测、推测执行 超标量结构 对流水线中的关键“岗位”设置多个相同的执行单元——多个工人完成一道工序 P4：倍频ALU×2， FPU×2（其中一个为并行FPU） Athlon XP：ALU×6，并行FPU×3组 结论 8086微处器指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求 8086CPU的两种工作模式 8086可工作于两种模式： 最小模式和最大模式 最小模式为单处理机模式，控制信号较少，一般可不必接总线控制器。 最大模式为多处理机模式，控制信号较多，须通过总线控制器与总线相连。 最小模式下的连接示意图 最大模式下的连接示意图 8288总线控制器 最大模式下， 8288总线控制器产生某些CPU不再提供的控制信号。 8288产生的信号包括： 独立的I/O控制命令：IORC、IOWC 独立的存储器控制命令：MRDC、MWTC 中断响应信号和总线控制信号 以上三组信号取代了最小模式的： ALE、WR、IO/M、DT/R、DEN、INTA 8288总线控制器逻辑框图 3.2 8086/8088的编程结构 主要内容： 3.2.1 8086的功能部件 3.2.2 8086的总线周期 3.2 8086/8088的编程结构 编程结构：指从程序员和使用者的角度看到的结构。 8086编程结构与CPU内部的物理结构和实际布局是有区别的。 了解8086编程结构，可以掌握CPU的工作性能和使用方法。 3.2.1 8086的功能部件 从功能上分，8086内部由两部分组成： 总线接口部件（BIU） 执行部件（EU） 两个单元相互独立，分别完成各自操作 两个单元可以并行执行，实现指令取指和执行的流水线操作。 一、总线接口部件BIU 功能： 从内存