第5章 锁存器和触发器(修改).ppt

5.3.4 D触发器功能的转换 D 触发器构成 J K 触发器 组合 电路 D K J Qn+1 = D 2. D 触发器构成 T 触发器 Qn+1 = D 组合 电路 D T 3. D 触发器构成 T 触发器 Qn+1 = D CP Q 二分频 ?锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。 ?锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。 ?触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。 ?触发器按逻辑功能分类有D触发器、JK触发器、T（T）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。 小 结 * * 74HC/HCT373 八D锁存器  4. 典型集成电路 74HC/HCT373的功能表 工作模式 输 入 内部锁存器 状 态 输 出 LE Dn Qn 使能和读锁存器（传送模式） L H L L L L H H H H 锁存和读锁存器 L L L* L L L L H* H H 锁存和禁止输出 H × × × 高阻 H × × × 高阻 L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。 5.3 触发器的电路结构和工作原理 5.3.1 主从触发器 5.3.2 维持阻塞触发器 *5.3.3 利用传输延时的触发器 5.3.4 触发器的动态特性 5.3 触发器的电路结构和工作原理 共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。 不同点： 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 CP CP 锁存器与触发器 5.3 触发器的电路结构和工作原理 主锁存器与从锁存器结构相同 1. 电路结构 5.3.1 主从触发器 TG1和TG4的工作状态相同 TG2和TG3的工作状态相同 反相输出施密特触发器 2. 由传输门组成的CMOS边沿D触发器 506 工作原理： TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: =1，C=0， Q?跟随D端的状态变化，使Q?=D。 (2) CP由0跳变到1 : 204 =0，C=1， 触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开——从锁存器Q?的信号送Q端。 TG1断开，TG2导通——输入信号D 不能送入主锁存器。 主锁存器维持原态不变。 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 74HC/HCT74的功能表 L H H ↑ H H H L L ↑ H H Qn+1 D CP H* H* × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 国标逻辑符号 74HC/HCT74的逻辑符号和功能表 具有直接置1、直接置0，上升沿触发的D功能触发器 5.3.2 维持阻塞触发器 1. 电路结构与工作原理 C 置0维持线 响应输入D和CP信号 根据 确定触发器的状态 由3个基本SR锁存器组成 CP = 0 2、工作原理 Qn+1=Qn D 信号进入触发器,为状态刷新作好准备 Q1 = D Q4= D D信号存于Q4 0 1 1 D D G1 1 C P Q 1 G2 G3 3 G5 5 Q 2 Q 3 S R Q 4 D G6 Q Q G4 触发器,状态不变 当CP 由0 跳变为1 0 1 D D G1 1 C P Q 1 G2 G3 3 G5 5 Q 2 Q 3 S R G4 Q 4 D G6 Q Q 1 0 0 D D 在CP脉冲的上升沿，触发器按此前的D信号刷新 1 1 C P Q 1 3 5 Q 2 Q 3 S R Q 4 D G Q Q 当CP =1 如果Qn=1 0 1 置1维持线 置0 阻塞线 1 结论：在CP脉冲的上升沿到来瞬间使触发器的状态变化 D信号不影响 、 的状态，Q的状态不变 G1