算术逻辑运算电路.ppt

具体实现： 超前进位方式 （1）加法ALU的基本结构 操作数 累加器 加法操作过程 寄存器传递语言RTL 举例： A←0 A←B A←B0~5 A←A+B A←SRA A0←X （2）加法运算的溢出问题(Overflow) 补码系统的溢出判别电路 （1）减法ALU结构 （2）具有加/减控制的全加器电路 （1）连加法实现M×N 连加法的实现流程 连加法的硬件实现方案 方案2的实现逻辑图（8位为例） 【例】连加法求1011?0101 （2）移位相加法实现M×N 计算机实现方案1：部分积左移 计算机实现方案2：部分积之和右移 部分积之和右移的一般情形 移位相加算法乘法ALU结构 【例】1101 ?1011 ①符号运算 用异或逻辑实现符号运算 ②补码运算的去符号处理 取绝对值相乘＋符号位 ③全加器溢出问题 乘法的其它实现方案： 乘法器和乘法表 乘法器 乘法表 BCD码的修正 需作+6处理的包括： ①出现CO ②B8B4B2B1≥1010 2.多位BCD码全加器 （1）行波进位的并行BCD码全加器 （2）10的补码与9的补码 余3码补码表 （3）串行BCD码加/减运算 低位开始，按时钟节拍1位1位送入，结果低位先出 例324+238 1位BCD码乘法 1位十进制数乘多位十进制数 BCD码乘法高速算法 作业：4.5 4.6 4.43 4.55 1. 基本的逻辑运算 与、或、非、异或、同或等 2. 中规模集成ALU模块—74181 §4.3 逻辑运算和中规模集成ALU 控制端：M,S3,S2,S1,S0 M＝1：逻辑运算 M＝0：算术运算 1. 1位BCD码加法运算 2. 多位BCD码全加器 3. BCD码乘法 §4.4 BCD码运算 ？ 思考：两个1位BCD码相加， 结果范围是什么？ … … … … … … … 0 1 0 1 1 1 1 1 1 0 15 0 1 1 0 1 0 0 0 0 1 16 0 1 1 1 1 0 0 0 1 1 17 1 0 0 1 1 0 0 1 1 1 19 1 0 0 0 1 0 0 1 0 1 18 0 0 0 1 1 1 0 1 1 0 11 0 0 0 0 1 1 0 1 0 0 10 1 0 0 1 0 1 0 0 1 0 9 … … … … … … … 0 0 0 0 0 0 0 0 0 0 0 D8D4D2D1 B3B2B1B0 CO D21 十进制数 二进制数 N 1 1 1 1 1 1 B8B4 B2B1 修正条件为： CO+B8B4+B8B2 ∑ A B 3 0 P B0 B1 3 0 Q B2 CI 3 0 B3 ∑ CO 8 4 2 1 8 4 2 1 被加数 加数 ∑ 3 0 P 1 2 3 0 Q 4 CI 3 0 8 ∑ CO 8 4 2 1 8 4 2 1 1 F CO 和 相加 修正判别 修正 1位BCD码全加器电路图 CO CI Q P ∑ CO CI Q P ∑ CO CI Q P ∑ CO CI Q P ∑ 总进位 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 0 0 0 0 1 1 1 1 0 0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 1 0 1 0 0 1 0 1 1 0 1 0 1 1 1 0 1 0 0 1 0 1 1 1 0 0 1 0 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 10的补码 9的补码 余3码 CP A/S A寄存器 B寄存器 D触发器 MC14561 MC14560 结 果 3.BCD码乘法 5 6 3 2 A3A2A1A0 × 8 B0 1 6 2 4 4 8 ﹢ 4 0 4 5 0 5 6 第4章 算术逻辑运算电路 4.1 基本算术运算电路 4.2 算术逻辑单元的组织 4.3 逻辑运算和集成ALU模块 4.4 BCD码运算 1. 1位全加器 2. 多位加法器 3. 算法移位 4. 比较运算 §4.1 基本算术逻辑电路 A＝ a3 a2 a1 a0 ＝ 1011 B = b3 b2 b1