实验五.层次结构的应用pptx.pptx

计算机组织与结构专题实验西安交通大学计算机系实验五. 层次结构的应用（多逻辑模块连接）一. 实验目的 掌握VHDL语言框架、编程及调试的方法 掌握VHDL中的层次结构的设计方法 掌握Altera QuartusⅡ/XILINX ISE平台 的基本操作和I/O应用应用实验设备 装有QuartusⅡ6.0的计算机1台 EP1C6Q240C6开发板1套二.实验任务 完成多个逻辑模块的构成/连接 掌握结构模型的编程风格 利用TEC-CA-I开发板或XJECA开发板，用 VHDL语言编程，完成调试任务。三.实验内容利用元件语句及端口映射语句，完成电路的连接：1）设计一个八输入或非门（电路模块）；该电路由两输入或门和非门构成。2)设计一个简单数据通路：各取一个“与门”、“或门”、“非门”串接起来，并且首尾相连。见后图1.3）设计一个数据通路：各取一个“存储器”（16*8bit）、输入数据寄存器（给存储器提供数据）、输出数据寄存器（保存“存储器”的数据输出）、地址寄存器（给存储器提供地址，可计数,可以做成“计数器”）及读写信号构成的数据通路（电路）。见后图2。 观察以上电路的运行状态（静态、动态）。 记录和分析仿真波形。要点：输入与输出之间数据的连接（串接）。端口模式的选定。图1. 数据通路图 图2. 数据通路图 四.实验要求 画出各模块的VHDL程序的结构图（反映出编程者的设计思路） 画出模块的电路图 分析电路的仿真波形 记录设计和调试过程（遇到什么问题及如 何解决的？配合图表来比较说明）四.实验要求 画出各模块的VHDL程序的结构图（反映出编程者的设计思路） 画出模块的电路图 分析电路的仿真波形 记录设计和调试过程（遇到什么问题及如 何解决的？配合图表来比较说明）