(实习QuartusII9.0使用讲解.pptVIP

按照一般编程逻辑设计的步骤，利用QuartusⅡ9.0软件进行开发主要包含以下几个步骤： （1）建项目工程； （2）输入设计文件（编写verilog程序或原理图文件等）【使用Text Editor】； （3）编译设计文件【使用Compiler】； （4）仿真设计文件【使用Waveform ditor,Simulator】； （5）安排芯片管脚位置【使用FloorplanEditor】； （6）编程下载设计文件至目标芯片【使用Programmer】 。 4、仿真波形文件 QuartusⅡ软件中默认的是时序仿真，如果进行功能仿真则需要先对仿真进行设置，步骤如下： （1）选择QuartusⅡ主窗口Assignments菜单下的Settings…命令，可以进入参数设置页面，如下图所示，然后单击Simulation Settings ，在右边的对话框中的Simulation mode中选择“Function”； §3.3.4 如何建立仿真设计文件 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. 4、仿真波形文件 （2）选择QuartusⅡ主窗口Processing菜单下的Generate Functional Simulation Netlist命令，生成功能仿真网表文件； （3）选择QuartusⅡ主窗口Processing菜单下的Start Simulation进行功能仿真。 功能仿真满足要求后，还要对设计进行时序仿真，时序仿真可以在编译后直接进行，但是要将上图中的Simulation mode中设置为”Timing”，设置好以后直接选择Start Simulation命令，执行时序仿真。 §3.3.4 如何建立仿真设计文件 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. §3.3.5 如何引脚锁定 引脚锁定是为了对所设计的工程进行硬件测试，将输入/输出信号锁定在器件的某些引脚上。单击“Assigments”菜单下的“Pins”命令，在弹出的对话框如右图所示，在下方的列表中列出了本项目所有的输入/输出引脚名。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. §3.3.5 如何引脚锁定 引脚锁定是为了对所设计的工程进行硬件测试，将输入/输出信号锁定在器件的某些引脚上。单击“Assigments”菜单下的“Pins”命令，在弹出的对话框如下图所示，在下方的列表中列出了本项目所有的输入/输出引脚名。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd. §3.3.5 如何引脚锁定 在上页图中，双击与输入端“clk”对应的“Location”选项后弹出引脚列表，从中选择合适的引脚，则输入“clk”的引脚锁定完毕（开发板上对应PIN_23）。同理完成其它引脚的锁定，如下图所示。 Ev