微机原理与接口技术 [8-1]重点.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * 四、中断响应时序 * * §8-2 中断处理过程__中断响应时序 CPU对可屏蔽中断请求的响应过程要执行两个连续的中断响应INTA总线周期（每个总线周期包括4个时钟周期T1~T4）。 第一个中断响应总线周期，CPU通知外设准备响应中断，外设应该准备好中断类型号； 第二个中断响应总线周期，CPU接收外设接口发来的中断类型号。 * * CPU将地址/数据总线置于浮动状态，在T2~T4期间发出中断响应信号INTA给8259A，表示CPU响应此中断请求，禁止来自其它总线控制器的总线请求。 在最大模式时，CPU启动LOCK信号，通知系统中总线仲裁器8289，使系统中其它处理器不能访问总线。 1. 第一个INTA周期 §8-2 中断处理过程__中断响应时序 * * CPU向8259A发出第二个INTA信号，8259A响应第二个INTA，在T2和T3周期将一个字节的中断类型号N送到数据总线低8位。 CPU读取中断类型号N，乘以4，得到中断向量表的地址继而查得中断服务程序入口地址。 CPU保护PSW，清标志位IF和TF，将断点返回地址CS和IP入栈，转向中断服务程序入口。 2. 第二个INTA周期 【注意】8086执行中断响应时，在两个中断响应周期之间要插入2~3个空闲状态，8088系统并没有在两个中断响应总线周期中插入空闲状态。 §8-2 中断处理过程__中断响应时序 * * 8086要求中断请求信号INTR是一个电平信号，必须维持2个时钟周期的高电平。否则CPU执行完一条指令后，如果总线接口部件正在执行总线周期，则会使中断请求得不到响应。 8086工作在最大模式时，不从INTA引脚上发中断响应脉冲，而是由S2S1S0组合为000，通过总线控制器8288发出INTA中断响应信号。 8086不允许在两个INTA周期之间响应总线保持请求(通过HOLD或RQ/GT线请求)，但如果同时出现中断请求和总线保持请求，则CPU先对总线保持请求服务。 3.说明 §8-2 中断处理过程__中断响应时序 * * 外设的中断类型号一般通过16位数据总线的低8位传送给8086，外设接口应该接在数据总线的低8位上。 软件中断和非屏蔽中断不按照这种时序来响应中断。 3. 说明 §8-2 中断处理过程__中断响应时序 * * 第八章 微型计算机中断系统 7-1 概述 7-2 中断处理过程 7-3 中断优先级和中断向量 7-4 可编程中断控制器 内 容 提 要 * * §8-3 中断优先级和中断嵌套 多个中断源同时向CPU请求中断，CPU响应哪个中断由中断优先级排队决定，CPU先响应优先级高的中断请求。 当CPU正在处理中断时，有更高优先级别的中断请求，并且IF＝1，CPU能响应更高级别的中断请求，而屏蔽掉低级的中断请求，形成了中断嵌套，或称为多重中断。 多个中断源的中断流程如图所示，与单级中断流程图7-2相比，流程图中增加了屏蔽本级与较低级中断请求；中断服务前要开中断，以允许中断嵌套；恢复现场前要关中断，使恢复现场不受干扰；返回前要开中断，以允许其它中断能被CPU响应。 * * 中断服务子程序 关中断 开中断 恢复现场 返回 开中断 执行一条指令 关中断 取下一条指令 保护现场 屏蔽本级和低级中断 中断? 是 否 图7－7 多个中断源中断流程图 §8-3 中断优先级和中断嵌套 * * 一、中断优先级 IBM PC机中规定优先级从高到低的次序为： §8-3 中断优先级和中断嵌套 ? 内中断(除法错，INTO，INT n) ? 不可屏蔽中断(NMI) ? 可屏蔽中断(INTR) ? 单步中断 * * 二、中断嵌套 动画不全 * * §8-3 中断优先级和中断嵌套 二、中断嵌套 从上图中可以看到： 主程序必须有开中断指令，使IF＝1，才能响应中断。进入中断处理程序时，系统自动关中断，在中断服务程序中必须有STI开中断指令，这样才可以允许其它中断进入实现中断嵌套。 中断结束返回前要有EOI中断结束命令，用来清除中断服务寄存器中的对应位，允许低级中断进入。最后有中断返回指令IRET，使程序返回到被中断的程序的断点处。 中断处理程序中如果没有STI指令，中断处理中不会受其它中断影响，在执行IRET指令后，因为自动返回中断断点及中断标志寄存器PSW的内容，当IF的值为1，系统便能开放中断。 * * §8-3 中断优先级和中断嵌套 二、中断嵌套 一个正在执行的中断处理程序，中断服务寄存器相应位