关于共模反馈环路稳定性的考虑..docxVIP

关于共模反馈环路稳定性的考虑 | Return To Innocence收藏人：mzsm2014-10-13?|?阅：??转：???|来源javascript:void(0)javascript:void(0)?|??分享?/content/14/1013/14416545157.shtml?在全差分运放的设计中，通常共模反馈的环路会比主运放的级数要多，这时共模反馈环路中多个极点会影响环路的稳定性，这里试着对此问题做些分析下图是一个简单的两级全差分放大器，其中的cmfb部分利用两个VCVS得到输出信号的共模，再与输入的Vcmo比较得到cmfb的反馈控制信号。考虑共模反馈环路，其中存在3个极点，包括运放第一级的输出极点、第二级的输出极点以及cmfb节点对应的极点。与分析运放稳定性问题一样，前两者分别为主极点和次主极点，对于第3个极点，由于其阻抗和输出极点一样在1/gm量级（实际上，为消除系统失调，运放输出共源放大的mos管和cmfb的二极管连接的mos管有相同的过驱动电压，其gm按w/l成比例），不能简单的忽略。实际上，这个cmfb的极点与上图中P管的特征频率ft相关，为此我们需要为其选择一个合适的过驱动电压Vov:首先Vov不能太低，这样才能以保证其ft在足够高的频率，以避免cmfb极点对环路的作用；同时这Vov也不能太高，他必须提供一定的gm/Id，保证运放输出级在电流一定的条件下有足够的gm，从而避免运放输出极点频率的下降。上面是对利用理想VCVS得到输出共模的方式下的一些分析，下面我们看看实际的得到输出共模电路中的问题。以电阻方式等到输出信号的共模电平是一种常见的方法，如果忽略前面电路的输出阻抗，cm-sense的电阻Rs和之后的共模比较电路的栅节点电容Cx会在共模反馈的环路中引入一个极点。考虑到一般Rs至少要在Rds量级以避免其对运放增益的衰减，这位个极点的位置不会太高，因此必须加以考虑。实际中，可通过在电阻Rs上并联电容Cs来减小这一极点的影响。在上面的电路中, 通过简单的分析, 可以得到: 引入 Cs 之后, 由 cm-sense 部分引入的零极点为: Po=1/(Rs*(Cs+Cx)), Zo=1/(Rs*Cs), 即在极点之后补了一个零点来抵消其作用. 至于具体的 Cs 的取值, 考虑 Cs 至少与 Cx 比较接近, cmfb 环路才能得到一定的相位裕度, 若进一步考虑零极点对建立时间的影响, 应该将 Cs/Cx 取为一定值以上才能将零极点拉的足够近, 以减小这一零极点对对共模信号建立时间的影响。直接仿真DC吗？仿过了，所有管子都在饱和区，且输出的共模电平就是所需要的1/2VDD……? ? 我还有两个疑惑：一是开环仿真的相位裕度不能说明运放接成闭环也是稳定的吗？不是说开环相当于反馈系数是1时的相位裕度，这种情况是最恶劣的，如果能满足相位裕度，能否说明闭环系统也能稳定？?二是开环仿共模反馈环路的相位裕度，也是足够的，它能说明运放在闭环使用的时候共模反馈环路还是稳定的吗？