第2章微机原理幻灯片.pptVIP

* * * * * * * * * * * * （2）总线操作 8086CPU要与存储器或I/O端口交换数据，就需要执行一个总线周期，这就是总线操作。 1 总线读操作 2 总线写操作 3 总线空操作 8086读写时序 3. 8088在最小模式下的典型配置 8086采用复用总线结构，而在构建微型计算机时，CPU的外围部件一般需要提供独立的数据、地址和控制总线。这就需要附加电路将8086复用总线分离为独立数据、地址和控制总线。另外当总线上连接的器件较多时还需要对总线进行驱动，以保证可靠运行。 在8086总线周期的T1状态，地址/数据（状态）复用总线输出地址信息A0-A19，与此同时ALE为高电平；其余状态下复用总线作为数据线D0-D15和状态线S3-S6使用。可通过ALE 控制锁存器（74HC373等）实现地址/数据的分离。 输入 输出 OE LE D Q L H H H L H L L L L X Q0 H X X 高阻 （1）地址／数据(状态)的分离 数据总线是双向工作的，要求总线驱动器可以在CPU的控制下双向工作。可使用74HC245等双向总线收发器构成数据总线驱动器。 （2）数据总线的驱动 OE DIR 功能 L L B→A L H A→B H X 高阻 8086最小模式典型配置 控制总线一般是单向结构，如果总线上器件过多可使用74HC244等单向驱动器构成控制总线驱动器。 （3）控制总线 （4）时钟发生器 8086/8088一般使用8284A作为时钟发生器，它可以将晶振或外部输入的时钟信号三分频，获得8086/8088所需33%占空比的信号。另外还可对RESET信号和READY信号进行同步，保证CPU可靠工作。 当8086第33脚MN／MX固定接到地时，就处于最大工作模式下。 1.引脚及功能 （1）QSl和QS0指令队列状态信号 （输出） （2）S2，S1，S0总线周期状态信号 （输出） （3）LOCK 总线封锁信号 （输出） （4）RQ/GT1，RQ/GT0 总线请求信号输入／总线请求允许信号输出 三 最大模式 2. 8088在最大模式下的典型配置 8086最大模式的显著特点就是控制总线不再由CPU直接提供，而是通过总线控制器8288根据CPU提供的S2，S1，S0三个状态信号，在时钟信号的同步下重构出控制总线的各信号。 DEN,DT/R,ALE,INTA, MRDC,MWTC,IORC,IOWC,AMWC,AIOWC 8086最大模式典型配置 一 存储器的组织 1 存储器的分段管理 8086采用分段的概念实现存储空间的管理，每一个段为64K字节，可以使用16位地址对段内存储单元寻址，这个段内地址称为偏移量。每一个段还对应一个16位的段地址，指明段的起始位置，段地址一般存放在段寄存器中。 段起始地址=段地址×16 存储单元20位物理地址=段地址×16+偏移地址 ? 第三节 8086的存储器和I/O组织 2 段寄存器的使用 代码段寄存器CS，用于访问程序代码，CS与IP指出下一条将要执行的指令的物理地址。复位时CS的内容为FFFFH，IP的内容为0000H。复位后的启动地址为CS×16+IP=FFFF0H。堆栈段寄存器SS，用于访问堆栈空间，常与SP，BP配合使用。数据段寄存器DS，扩展段寄存器 ES ，主要用于访问数据，常与SI，DI，BX配合使用。内存中存放的字型数，低8位存放在较低地址，高8位存放在较高地址。 访问存贮器类型 默认段寄存器 可指定段寄存器 段内偏移地址位源 取指令码 CS 无 IP 堆栈操作 SS 无 SP 串操作源地址 DS CS、ES、SS SI 串操作目的地址 ES 无 DI BP用作基址寄存器 SS CS、DS、ES 寻址方式确定有效地址 一般数据存取 DS CS、ES、SS 寻址方式确定有效地址 段寄存器使用时的一些基本约定 3 分段管理的优点 ① 分段管理使大部分指令只涉及16位地址（偏移量），减小指令长度，提高执行速度。 ② 分段管理便于程序浮动装配。 4 注意问题 ① 同一物理地址可以由不同的段地址和偏移量组合获得。 CS=0000H IP=1051H 物理地址：01051H CS=0100H IP=0051H 物理地址：01