数字逻辑第3章解析.ppt

1,2,3 3.6 译码器（4/5） 6-64译码器 层次化设计方法可以大大节省成本，电路规模越大，效果越明显。 3.6 译码器（5/5） 例3.5 用译码器和或门实现1位全加器电路。 当一个函数所包含的最小项个数大于2n/2时,如何做比较好？ 3.7 编码器（1/3） 编码：译码的对立面。将m位的编码转换为n位的编码，每一个有效的输入编码产生唯一一个输出编码，有n≤m≤2n。实现编码功能的电路称为编码器。 编码器的输入编码中通常只有一位为1（或为0），输出编码正好表示这个1（或0）的位置。 编码器的例子 键盘 数字-7段码编码器 输入： D0、…、D9； 输出：a、b、c、d、e、f、g； 功能：如果Di 为1，则输出a、b、c、d、e、f、g 为i的7段码。 3.7 编码器（2/3） 做出真值表或直接写出输出的逻辑表达式； 如果有一个以上的输入有效，则输出混乱！ 3.7 编码器（3/3） 优先编码器：当多个输入有效时，只产生一个最有意义的输出。 例如标号越大优先级越高 相应的非优先编码器的表达式是什么样子？ 3.8 多路复用器-1位宽（1/4） 选择：从多个信号或数据中选择一个进行传输是数字系统中一项重要的操作。 一个或多个使能输入； MUX 数据输入 输出 选择输入 使能输入 完成选择操作的电路叫多路复用器或多路开关。通常它有 ？ ≤2n n 一组（通常≤2n）数据输入 I 作为被选择的对象； 一个输出作为被选中的那个对象； 一组(通常为n)选择输入 S 用来选择哪一个对象。 2-1多路开关 I=2=21，n=1； S = 0时选择 I0 ；否则选择 I1 。 3.8 多路复用器-1位宽（2/4） 输出方程 通常，一个 2n-1 多路开关可分解为： 一个 n-2n 译码器； 2n 个2输入与门； 一个或门。 逻辑与计算机 设计基础 Logic and Computer Design Fundamentals M. Morris Mano Charles R. Kime 邝继顺: 基地310, jshkuang@, 975897802 第3章 组合逻辑电路设计（1/4） 授课内容： 设计过程 工艺映射 验证 层次化设计方法 组合电路 基本逻辑函数 译码器 编码器 多路复用器 第3章 组合逻辑电路设计（2/4） 要求： 了解数字电路的设计过程、工艺映射和验证； 熟悉基本逻辑函数； 掌握数字电路或数字系统设计的层次性方法； 熟练掌握译码、编码和选择的工作原理及相应器件的使用方法。 习题： 完成练习4、6、7、9、14、15、27和32。 第3章 组合逻辑电路设计（3/4） 讨论：绿色计算 计算机运行需要消耗电能 超级计算，移动电子设备 硬件消耗电能，软件通过硬件消耗电能 2014中国计算机大会特约报告 上网查找文献，对各种减少硬件功耗和软件功耗的办法进行分析、对比与评价。 第3章 组合逻辑电路设计（4/4） 3.1 设计过程（1/7） 功能说明 根据功能需求写一份功能说明。（可能有二义性） 形式化 作出正确的真值表或推导出能反映输入/输出关系的原始逻辑方程。（没有二义性） 优化 使用两级或多级优化； 画出逻辑图或者给出用逻辑门构成的网表。 工艺映射 把逻辑图或网表转化为可以用工艺实现的新的图或网表。 验证 验证最后设计的正确性。 3.1 设计过程（2/7） 例3.1 设计一个将BCD码转换为余3码的代码转换器。 功能说明 将十进制数字的BCD码转换余3码； 十进制数字0～9的BCD 码分别为4位的0000 ～ 1001； 十进制数字0～9的余3码是在BCD码上加3； 实现方式 用多级电路实现； 使用反相器、2输入与非门、2输入或非门和2-2与或非门。 3.1 设计过程（3/7） 形式化 真值表简单、明了； 输入变量： A,B,C,D 输出变量： W,X,Y,Z 无关最小项： 1010～1111 （A,B,C,D） 3.1 设计过程（4/7） 优化 卡诺图两级优化 3.1 设计过程（5/7） 优化 使用变换进行多级优化 使用提取，找公因子： 3.1 设计过程（6/7） 工艺映射 用反相器、2输入与非门、或非门和2-2与或非门映射。 3.1 设计过程（7/7） 验证 3.2 工艺映射（1/3） 替换与门和或门 重复下面的操作，直到在电路的输入或与非门（或非门）的输出和与非门（或非门）的输入之间最多只有一个反相器为止。 3.2 工艺映射（2/3） A B C D E F (c) F A B X C D E (b) A B C D E F (a) 2 3 1 3.2 工艺映射（3/3） 3.3 验证（1/1） 验证所完成的设计是否实现