[第章 中断系统.pptVIP

; 中断的概念 8051中断系统的结构 ★★ 中断源 中断控制 中断处理 中断系统举例 ; 中断的概念 8051中断系统的结构 ★★ 中断源 中断控制 中断处理 中断系统举例;中断的概念;;日常生活中的中断示图;中断服务;单片机中的中断示图;; 中断的概念 MCS-51中断系统的结构 ★★ 中断源 中断控制 中断处理 中断系统举例;8051 的中断系统; 中断系统结构示意图;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd.;1、中断源(Interrupt Source);中断入口地址;2、中断控制;SCON;中断请求标志;TCON各标志位的功能;例：CLR TI或ANL SCON，#0FDH; 中断请求的撤消 1．定时器/计数器中断请求的撤消 中断请求被响应后。硬件会自动清TF0或TF1。 2．外部中断请求的撤消 （1）边沿触发方式外部中断请求的撤消是自动撤消的。 （2）电平触发方式外部中断请求的撤消: 除了标志位清“0???之外，还需在中断响应后把中断请求信号引脚从低电平强制改变为高电平，如下图。 ;只要P1.0端输出一个负脉冲就可以使D触发器置“1”，从而撤消了低电平的中断请求信号。所需的负脉冲可用两条指令得到： ANL P1，#0FEH ；P1.0为“0” ORL P1，#01H ；P1.0为“1” 电平触发方式的外部中断请求信号的完全撤消，是通过软硬件相结合的方法来实现的。;3．串行口中断请求的撤消 响应串行口的中断后，内部硬件没有自动清除TI或RI，所以串行口中断请求的撤消只能用软件清除。 CLR TI ；清TI标志位 CLR RI ；清RI标志位;CPU对中断源的开放或屏蔽（中断的允许和禁止），由IE （interrupt enable register ）控制。字节地址为A8H，可位寻址。 格式如下： ;EA：中断允许总控制位（总开关） 0：CPU屏蔽所有的中断请求(CPU关中断)； 1：CPU开放所有中断(CPU开中断)。 ES：串行口中断允许位 0：禁止串行口中断； 1：允许串行口中断。;ET1\ET0 ：定时器/计数器T1的溢出中断允许位 0：禁止T1\T0溢出中断； 1：允许T1\T0溢出中断。 EX1\EX0 ：外部中断1中断允许位 0：禁止外部中断1\0中断； 1：外部中断1\0允许中断。;MCS-51复位后，IE清0，所有中断请求被禁止。 若使某一个中断源被允许中断，除了IE相应的位的被置“1” ，还必须使EA位=1。 改变IE的内容，可由位操作指令来实现，即： SETB bit； CLR bit；;课堂练习1:若允许片内2个定时器/计数器中断，禁止其它中断源的中断请求。编写设置IE的相应程序段. （1）用位操作指令来编写如下程序段： CLR ES ；禁止串行口中断 CLR EX1 ；禁止外部中断1中断 CLR EX0 ；禁止外部中断0中断 SETB ET0 ；允许定时器/计数器T0中断 SETB ET1 ；允许定时器/计数器T1中断 SETB EA ；CPU开中断 ;;两个中断优先级，可实现两级中断嵌套。如图：;基本规则： （1）低优先级可被高优先级中断，反之则不能。 （2）同级中断不会被它的同级中断源所中断。 （3）在同时收到几个同一优先级的中断请求时，优先响应哪一个中断，取决于内部的查询顺序。; 中断源 中断级别 外部中断0 最高 T0溢出中断 外部中断1 T1溢出中断 串行口中断 最低; 中断优先级寄存器IP（Interrupt Priority），其字节地址为B8H。 PS ——串行口中断优先级控制位 PT1\PT0——定时器T1\T0中断优先级控制位 PX1\PX0——外部中断1\0中断优先级控制位 1：高优先级中断； 0：低优先级中断。;;;3、中断处理;中断处理过程流程;中断响应 中断请求被响应，需满足以下必要条件： （1）允许中断 （2）无同级或更高级中断正在被服务。 （3）当前正处于所执行指令的最后一个机器周期。 （4）正在执行的指令不是RETI指令。 ;中断响应的主要过程：