《计算机组成原理》实验指导书《计算机组成原理》实验指导书.docVIP

《计算机组成原理》实验指导书 课程名称：计算机组成原理（Principle of Computer Organization） 课程类别：必修 编号：091204 学时：8H 编者姓名：薛纪文 单位：计算机科学学院 职称：副教授 授课对象：本科生 专业：计算机科学与技术 年级：三年级 先修课程：《数字逻辑与数字系统》、《程序设计》 课程目的 《计算机组成原理》是计算机科学与技术专业本科教学中的一门技术基础课。通过本课程的学习，使学生掌握计算机硬件各子系统的组成原理及实现技术，建立计算机系统的整体概念，对设计开发计算机系统有重要作用。为今后学习计算机网络、计算机体系结构、分布与并行处理等课程打下基础。 实验一 运算器组成的实验 一、实验目的 1、掌握算术逻辑运算加、减、乘、与的工作原理。 2、熟悉简单运算的数据传送通路。 3、验证实验台运算的8位加、减、与、直通功能。 4、验证实验台的4位乘4位功能。 5、按给定数据，完成几种指定的算术和逻辑运算。 二、实验电路 图6示出了本实验所用的运算器数据通路图。ALU由1片ispLSI1024构成。四片4位的二选一输入寄存器74HC298构成两个操作数寄存器DR1和DR2，保存参与运算的数据。DR1接ALU的B数据输入端口，DR2接ALU的A数据输入端口，ALU的输出在ispLSI1024内通过三态门发送到数据总线DBUS7-DBUS0上，进位信号C保存在ispLSI1024内的一个D寄存器中。当实验台下部的IR/DBUS开关拔到DBUS位置时，8个红色发光二极管指示灯接在数据总线DBUS上，可显示运算结果或输入数据。另有一个指示灯C显示运算进位信号状态。由ispLSI1024构成的8位运算器的运算类型由选择端S2，S1，S0选择，功能如表3所示。 表3 运算器运算类型选择表 选择 操作 S2 S1 S0 0 0 0 A.B 0 0 1 A.A(直通) 0 1 0 A+B 0 1 1 A-B 1 0 0 A（低4位）×B（低4位） 进位C只在加法运算和减法运算时产生，与、乘、直通操作不影响进位C的状态，即进位C保持不变。减法运算采用加减数的反码再加以1实现。在加法运算中，C代表进位；在减法运算中，C代表借位。运算产生的进位在T4的上升沿送入ispLSI1024内的C寄存器保存。 在SW-BUS#信号为0时，参与运算的数据通过一个三态门的74HC244（SW-BUS）送到DBUS总线上，进而送至DR1或DR2操作数寄存器。输入数据可由实验台上的8个二进制数据开关SW0-SW7来设置，其中SW0是最低位SW7是最高位。开关向上时为1，开关向下时为0。 图中尾巴上带粗短线标记的信号都是控制信号，控制信号均为电位信号。T3，T4是脉冲信号，印制板上已连接到实验台的时序电路产生的T3，T4信号上。S2，S1，S0，ALU-BUS，LDDR2，LDDR1，M1，M2，SW-BUS#各电位控制信号用电平开关K0-K15来模拟。K0-K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。S2，S1，S0，ALU-BUS，LDDR2，LDDR1为高电平有效，SW-BUS#为低电平有效。M１＝1时，DR1选择D1-A1作为数据输入端；M1=0时，DR1选择D0-A0作为数据输入端。当LDDR1=0时，在T3的下降沿，选中的数据被打入DR1寄存器。M2=1时，DR2选择D1-A1作为数据输入端；M2=0时，DR2选择D0-A0作为数据输入端。当LDDR2=0时，在T3的下降沿，选中的数据被打入DR2寄存器。 数据总线DBUS有5个数据来源：运算器ALU，寄存器堆RF，控制台开关SW0-SW7，双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻，都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据，只允许1个（或者没有）数据源向数据总线DBUS输送数据。在本实验中，为了保证数据的正确设置和观察，请令RS-BUS#=1，LRW=0，IAR-BUS#=1。 为了在实验中，每次只产生一组T1，T2，T3，T4脉冲，需将实验台上的DP、DB、DZ开关进行正确设置。将DP开关置1，将DB，DZ开关置0，每按一次QD按钮，则顺序产生T1，T2，T3，T4各一个单脉冲。本实验中采用单脉冲输出。 三、实验设备 1、TEC-4计算机组成原理实验系统1台 2、双踪示波器一台 3、直流万用表一只 4、逻辑测试笔一支 四、实验任务 （1）按图6所示，正确连接运算器模块与实验台上的电平开关K0-K15。由于运算C