[第04章组合逻辑电路New.ppt

第四章 组合逻辑电路 4.1概述 一、组合逻辑电路的特点 从功能上 从电路结构上 二、逻辑功能的描述 4.2.1 组合逻辑电路的分析方法 例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能。 b.化简： c. 由上述最简逻辑式可得输出输入的真值表如表4.2.1所示 例4.2.2 分析图4.2.2所示电路的逻辑功能 练习：如图4.2.3所示电路，分析其逻辑功能。 4.2.2 组合逻辑电路的设计方法 一、逻辑抽象（将文字描述的因果事件用逻辑函数描述） 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件： 逻辑式化简（用门电路实现） 变换（用MSI：中规模数字集成电路） 或用硬件描述语言（PLD：可编程逻辑器件—EDA技术） 五、画出逻辑电路图，或下载到PLD 六、工艺设计（PCB板、机箱、面板、电源、显示、控制开关） [例4.2.2]设计一个监视交通信号灯状态的逻辑电路 设计举例： 1. 抽象 输入变量: 红（R）、黄（Y）、绿（G） 输出变量： 故障信号（Z） 2. 写出逻辑表达式 3. 选用小规模SSI器件 4. 化简 5. 画出逻辑图 例4.2.3设两个一位二进制数A和B，试设计判别器，若AB,则输出Y为1，否则输出Y为0. 例4.2.4 设 x 和y 是两个两位的二进制数，其中x＝x1 x2，y＝y1 y2，试设计一判别器，当x y 时，输出为1； 否则为0，试用与非门实现这个逻辑要求。 4.3 若干常用组合逻辑电路 4.3.1 编码器(Coder) 编码：将输入的每个高/低电平信号变成一个对应的二进制代码 普通编码器 优先编码器 一、普通编码器 特点：任何时刻只允许输入一个编码信号。 例：3位二进制普通编码器 利用无关项化简，得： 二、优先编码器 特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 例：8线-3线优先编码器 （设I7优先权最高…I0优先权最低）由真值表得： 实例74HC148 选通信号 附加输出信号 控制端扩展功能举例： [例4.3.1] 用两片8线-3线优先编码器74HC148 16线-4线优先编码器 其中， 的优先权最高· · · 三、 二－十进制优先编码器74LS147 其功能表为 4.3.2 译码器(Decoder) 译码：将每个输入的二进制代码译成对应的输出高、低电平信号。 常用的有：二进制译码器，二-十进制译码器，显示译码器等 真值表 逻辑表达式： 集成译码器实例：74HC138 74HC138的功能表： 利用附加控制端进行扩展 例：用74HC138（3线—8线译码器） 4线—16线译码器 二、二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生——拒绝伪码 例：74HC42（真值表见P178） 三、用译码器设计组合逻辑电路 1. 基本原理 3位二进制译码器给出3变量的全部最小项; …… n位二进制译码器给出n变量的全部最小项; 任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数 2. 举例 例1(例4.3.3)：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 例2 试利用3线－8线译码器74HC138及与非门实现全减器，设A为被减数，B为减数，CI为低位的借位，D为差，CO为向高位的借位。 c.由74HC138的输出可知 例3 由3线－8线译码器74HC138所组成的电路如图4.3.14所示，试分析该电路的逻辑功能。 输出输入的真值表为 四、显示译码器 1. 七段字符显示器 如：BS201A BCD－七段显示译码器7448的逻辑图 7448的附加控制信号： （1）灯测试输入 7448的附加控制信号 (2) 灭零输入 7448的附加控制信号 （3）灭灯输入/灭零输出 输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭 输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了 例：利用 和 的配合，实现多位显示系统的灭零控制 整数部分：