[产品翻译.docVIP

Technical Offer 技术提供 Reference: 参考 UT12-TO-01-E-00 Page: 1 of 7 1/7页 History revision: 历史版本 Index 编号 Data Description Author 作者 00 24.11.2012 First Revision GD Title: 标题 Every Bus Edited by： 由Giorgio Duni Marco Fantoni 编辑 Giorgio Duni Marco Fantoni Dept: UTEC/DCOM 部门 UTEC/DCOM Issued by: 由Alessandro Mancini Christoph Melzer发行 Alessandro Mancini Christoph Melzer Dept:RTEC 部门 RTEC Content: 主要内容 1. Introduction 介绍 2. Hardware block diagram 硬件框图 2.1. Interface 接口 2.2. Expansion 扩展 3. Technical Requirements 技术要求 3.1. Electrical 电气特性 3.2. Mechanical 机械特性 3.3. Environmental 环境条件 3.4. Qualification 资格认证 4. Development Time 开发时间 5. Project Price 项目成本 6. Price List Service and Maintenance 服务和维护的价格列表 6.1. Engineering 工程 6.2. Mounting/Test 安装/测试 6.3. Condition 运行条件 6.4. Travel Expense 使用开销 Technical Offer 技术提供 Reference: 参考 UT12-TO-01-E-00 Page: 2 of 7 2/7页 Technical Offer 1.介绍 本文收集了一个新开发产品的基本信息，此产品适用于自动机控制生产线或第三部分HMIs IOs和驱动器。 这次活动的主要创新步骤关注的是ARM CPU的介绍，此ARM CPU 既像适应于载体板的协议堆栈管理器又像一个协议控制器和改编使用FPGA的的物理总线层，目的是管理不同类型的协议RT系列以太网。这种解决方案的优势反映在更便宜的电子板，CPU和电源部分的整合；处理CPU的设计可能会带来积极地副作用；FPGA的灵活性；像IP PCIexpress, IP CAN Control, IP MultiSerial, IP SercosIII一样的重用IP核已经启动执行。本文涵盖产品开发时间以及产品价格方面，贴近市场需求的最好方案，各项技术指标即将会列出来。另一个优点是这种解决方法可能实现主人和奴隶多总线解决方案和使EveryBus作为SoftPLc执行PLCopen和CNCopen(主函数,PLCopen和CNCopen并不包含在此提供)。 最后本文件将按时间开发和生产价格给资源指示。 本文的技术资料和设计信息归Cannon Automata 所有和已被信任的发布。接受者没有书面协议不同意使用和透露给别人。（每页都有，不再赘述，不重要） Technical Offer 技术提供 Reference: 参考 UT12-TO-01-E-00 Page: 3of 7 3/7页 硬件框图 下列图表展示了板卡框图：