EDA上机指导书分析.doc

EDA技术实验指导书 山东建筑大学信息与电气工程学院 前 言 一、实验目的 本实验课程的目的，旨在通过上机实验，学生EDA技术的基本方法，原理图利用EDA软件（）设计电子，以目 录 实验一 半加器设计 1 实验二 全加器设计 5 实验三 译码器设计 8 实验四 数据选择器设计 11 实验五 触发器设计 14 实验六 计数器设计 16 实验七 计数译码系统电路设计 19 实验八 BCD数加法系统电路设计 24 实验一 半加器设计 一、实验目的 1、学习QuartusⅡ工具软件Block Diagram/Schematic File”选项，进入图形编辑页面，在页面的空白处双击鼠标则弹出元件库文件夹，在符号文件“Symbol Files”栏目中列出了该库的基本元件的元件名，例如and2(二输入端的与门)、xor(异或门)、VCC(电源)、input(输入)和output(输出)等。在元件选择对话框的符号名“Symbol Name”栏目内直接输入xor，或者在“Symbol Files”栏目中，用鼠标双击“xor”元件名，即可得到异或门的元件符号。用上述同样的方法也可以得到其他元件符号。 2、编辑半加器的原理图 半加器逻辑电路图如图1所示，它由1个异或门和1个与门构成，a、b是输入端，SO是和输出端，CO是向高位的进位输出端。 在元件选择对话框的符号名“Symbol Name”栏目内直接输入xor，或者在“Symbol Files”栏目中，用鼠标双击“xor”元件名，即可得到异或门的元件符号。用上述同样的方法也可以得到与门及输入端和输出端的元件符号。用鼠标双击输入或输出元件中原来的名称，使其变黑后就可以进行名称修改，用这种方法把两个输入端的名称分别更改为“a”和“b”，把两个输出端的名称分别更改为“SO”和“CO”，然后按照图1所示的半加器逻辑电路的连接方式，用鼠标将相应的输入端和输出端及电路内部连线连接好，并以“h_adder．gdf”(注意后缀是．gdf)为文件名，存在自己建立的工程目录d:\myeda\mygdf内。进行存盘操作时，系统在弹出的存盘操作对话框中，自动保留了上一次存盘时的文件名和文件目录，不要随意单击“OK”按钮结束存盘，一定要填入正确的文件名并选择正确的工程目录后，才能单击“OK”按钮存盘，这是上机实验时最容易忽略和出错的地方。 3、编译设计图形文件 设计好的图形文件一定要通过Quartus II的编译。在Quartus II集成环境下，执行“Quartus”菜单下的“Compiler”命令，在弹出的编译对话框中单击“Start”按钮，即可对h_adder．gdf文件进行编译。 在编译中，Quartus II自动完成编译网表提取(Compiler Netlist Extractor)、数据库建立(Database Builder)、逻辑综合(Logic Synthesizer)、逻辑分割(Partitioner)、适配(Fitter)、延时网表提取(Timing SNF Extractor)和编程文件汇编(Assembler)等操作，并检查设计文件是否正确。存在错误的设计文件是不能将编译过程进行到底的，此时计算机会中断编译，并在编译(Compiler)对话框中指出错误类型和个数。 4、生成元件符号 在Quartus II集成环境下，执行“File”菜单下的“Create Default Symbol”命令，将通过编译的GDF文件生成一个元件符号，并保存在工程目录中。这个元件符号可以被其他图形设计文件调用，实现多层次的系统电路设计。 5、功能仿真设计文件 仿真，也称为模拟(Simulation)；是对电路设计的一种间接的检测方法。对电路设计的逻辑行为和功能进行模拟检测，可以获得许多设计错误及改进方面的信息。对于大型系统的设计，能进行可靠、快速、全面的仿真尤为重要。 ① 建立波形文件 进行仿真时需要先建立仿真文件。在Quartus II环境执行“File”的“New”命令，再选择弹出的对话框中的Waveform Editor fi1e项，波形编辑窗口即被打开。 ② 输入信号节点 在波形编辑方式下，执行“Edit”—“Insert”—“Insert Node or bus”—“Nodes finder”命令，在filter对话框中选择“pin：all”，单击右边按钮“List”，这时在对话框左边的“Nodes fond” (可利用的节点与组)框中将列出该设计项目的全部信号节点。若在仿真中只需要观察部分信号的波形，则首先用鼠标将选中的信号名点黑，然后单击对话框