EDA课设抢答器.docx

目录前言11 设计任务及原理分析21.1 设计任务21.2 方案设计与论证22 软件介绍33 单元电路设计及仿真63.1 抢答鉴别及显示模块63.1.1 VHDL 源程序63.1.2 抢答鉴别及显示模块仿真图73.2 倒计时模块73.2.1 VHDL 源程序73.2.2 倒计时模块仿真图93.3 报警模块93.3.1 VHDL 源程序93.3.2 报警模块仿真图103.4 顶层文件103.4.1 顶层文件仿真图104 硬件测试11总结12参考文献13附录14前 言EDA(Electronic Design Automation)技术发展迅猛，一再科研，产品设计与制 造及教学等各个方面都发挥着巨大的作用。目前，国美应用较为广泛的EDA工具 有Quartus.数字逻辑电路是重要的硬件级车课程，也是一门与应用密切相关的课 程，其应用理论与方法随数字电路器件的发展而不断变革。VHDL 是一种硬件描述语言，他可以对电子电路和系统的行为进行描述。 几乎这种描述，结合相关的软件工具可以得到所期望的实际电路与系统。VHDL的含义是 VLS IC Hardware Description Language(VHSIC硬件描述语 言)。Vhsic是very high integrated circuits的缩写，是20世纪80年代在美国国防部的 资助下始创的，并最终导致了VHDL语言的出现。他的死一个规范版本为VHDL 87，VHDL93是其后续的升级版本。VHDL是IEEE(Institute of Electronics Engineers, 美国电气和电子工程师协会) 制定为规范的似一种硬件描述语言， 规范版本为 1076.IEEE后来又补充制定了IEEE1164，引入了多值逻辑系统使用VHDL语言描 述的电路，可以进行综合与仿真，然而，值得注意的是，尽管所有VHDL代码都 是可以放真的，但并不是所有代码都是可综合的。VHDL被广泛使用的基本原因在于它是一种标准语言，是与代码和工艺无关 的，从而可以方便的进行移植和重用。VHDL语言的两个最直接的应用领域是可 编程逻辑器件和专用集成电路。（ASIC :Application Specific Integrated Circuit）, 其 中 可 编 程 逻 辑 器 件 包 括 复 杂 可 编 程 逻 辑 器 件 (CPLD: Complex Programmer Logic Device )和现场可编程门阵列，（FPGA: Field Programmer Gate Arrays）。 一段VHDL 的代码编完之后用户可以使用Altera，Xilinx或Atmel 等厂商的可编 程器件来实现真个电路，或者将气体交给专业的代客户加工的工厂用于ASIC的 生产。最需要说明的是：与常规的顺序执行的计算机程序不同，VHDL从根本上 讲是并发执行的。因此，我们通常称之为代码，而不是程序。在VHDL中，只有 在进程Process函数function和过程procedure内部的语句才是顺序执行的。抢答器市委智力竞赛者在答题时间进行抢答而设计的一种优先表决器电路， 竞赛者可以分为若干组，抢答时各组对主持疼提出的问题要在最短的时间没作出 判断，并按下抢答按键回答问题，当地一个人按下案件后，则在显示器上显示该 组的号码，对定的灯亮，同时电路将其他各组按键封锁，哈斯其不起作用，因此 要完成抢答器的逻辑功能，该电路应包括抢答器鉴别模块，抢答器计时模块，报 警模块。1 设 计 任 务 及 原 理 分 析1. 1设计任务（1）设计一个四组（人）参加的智力竞赛抢答计时器，其具有四路抢答输 入，主持人按下复位键后，系统复位并进入抢答状态；（2）当某组首先按下抢答键后，该路生成抢答信号，竞赛抢答器能够设别 最先抢答的信号，锁定该信号，同时扬声器响起，在数码管上显示参赛小组的组 号；（3）主持人对抢答结果进行确认，给出倒计时计数允许信号，开始回答问 题，计时显示器从初始值开始以秒为单位倒计时，计数至0时，停止计数，扬声 器发出超时报警信号，以中止继续回答问题；（4）当主持人给出倒计时计数禁止信号时，扬声器停止鸣叫；（5）参赛者在规定时间内回答完问题，主持人给出倒计时计数禁止信号， 以免扬声器鸣叫，按下复位键，又可开始新一轮的抢答1. 2 方案设计与论证将该任务分成三个模块进行设计，分别为：抢答器鉴别模块、抢答器倒计时 模块、报警模块，最后是撰写顶层文件。抢答器鉴别模块： 在这个模块中主要实现抢答过程中的抢答功能，并能对超前抢答进行警告，还能记录无论是正常抢答还是朝前抢答者的台号，并且能实现当有一路抢答按键 按下时，该路抢答信号将其余个绿抢答封锁的功能。其中有四个抢答信号s0、s1、 s2、s3;