EDA课程设计---基于FPGA的洗衣机控制器的设计.docx

北 京 印 刷 学 院EDA 课 程 设 计 报 告课程题目：基于 FPGA 的洗衣机控制器的设计 课程名称：EDA 技术课程设计院 （系）：信息与机电工程学院 专业：电子信息工程姓名：薛大神学号：098888888指导老师：xxx实习日期：2012 年 6 月 28 日- 6 月 30 日目录1．系统设计31. 1 设计要求31. 2 总体设计方案31. 2. 1 设计思路31. 2. 2 系统组成32. 单元硬件电路设计42. 1 键盘模块42. 2 显示模块42. 3 中心控制模块43. 软件设计43. 1 控制模块程序设计53. 2 显示译码程序设计53. 3 按键去抖程序设计53. 4 分频模块程序设计64. 系统仿真测试64. 1 控制模块仿真64. 2 按键去抖模块仿真74. 3 分频模块仿真74. 4 控制器操作演示8附录一 使用说明9附录二 电路原理图9附录三 管脚分配图9附录四 程序清单10摘要：洗衣机控制电路由一片 a l t er a 公司的 cycl one 2 系列 EP2C35F672C6 的 FPGA 作为中心控制器加上必要的外围电路组成，实现对洗衣机工作状态的控制。芯片 编程采用 Qua r t us 2 作为开发工具，由控制模块，分频模块，按键去抖模块，显 示译码模块组成，顶层使用原理图实现，底层由 Ve r i l og HDL 语句实现。中心控 制器 FPGA 根据控制键盘的信号，向洗衣机发出正传，反转，待机信号，并通过 数码管和 LED灯显示当前的状态及剩余时间。该洗衣机控制电路可以方便快捷的 实现对洗衣机的控制和状态的显示功能。关键字：洗衣机FPGAVe r i l og HDL 语言 cycl one 21. 1 设计要求1．系统设计1．洗衣机的状态为待机 5s →正转 60s →待机 5s →反转 60s →，并用 3 个 LED灯和 7 段显示器分别表示其工作状态和显示相应工作状态下的时间。2．可自行设定洗衣机的循环次数，这里设置最大的循环次数为 15 次。3．具有紧急情况的处理功能。当发生紧急情况时，立即转入待机状态，紧 急情况解除后，继续执行后续步骤；4．洗衣机设定循环次数递减到零时立即报警，以表示洗衣机设定的循环次 数已经结束1. 2 总体设计方案1 . 2 . 1 设 计 思 路题目要求设计一个洗衣机控制电路，实现对洗衣机工作状态的控制。设计分 键盘模块，显示模块，中心控制模块，晶体振荡模块四部分。中心控制器 FPGA 根据控制键盘的信号，向洗衣机发出正传，反转，待机信号，并通过数码管和 LED灯显示当前的状态及剩余时间。1 . 2 . 2 系 统 组 成洗衣机控制电路主要由键盘模块，显示模块，时钟分频模块，中心控制模块 三部分组成组成。晶 体 振 荡 模 块 （ 产 生 50 MHz 信 号 ）键 盘 模 块（ 按 键 ， 拨 码 开 关 等 ）FPGA显 示 模 块 （ 数 码 管 ， LED灯 等 ）图 1 - 1 系 统 结 构 框 图2. 1 键盘模块2．单元硬件电路设计设有 2 两个按键 r s t ，add；2 个拨码开关 s t a r t 和 en 紧急状态开关。r s t 用于复位，当按下 r es et 的时候，控制器回复到初始状态。，a dd 用于初始状态 下设置循环次数，s t a r t 用于启动停止洗衣机。2. 2 显示模块设有 6 个 LED灯，3 个数码管。3 个 LED灯用来表示当前状态， 2 个 LED表 示电机转动方向，另一个 LED灯表示紧急状态；2 个数码管用来表示当前状态所 剩余时间，1 个数码管表示当前剩余循环次数。但在实验箱中，数码管已经将显码译码过程包含在相应的数码管内，故不需 要单独对数码管显示进行仿真。2. 3 中心控制模块中心控制模块是以一片 a l t er a 公司的 Cy c l one 2 系列 EP2C35F672C6 的 FPGA 为主体，配合一些外围电路实现的。Cy c l one 2 系列 FPGA 采用全铜层、低 K值、 1. 2 伏 SRAM工艺设计，裸片尺寸被尽可能最小的优化。采用 300 毫米晶圆，以TSMC 成功的 90nm工艺技术为基础，Cy c l one I I 器件提供了 4, 608 到 68, 416 个 逻辑单元（LE），并具有一整套最佳的功能，包括嵌入式 18 比特 x18 比特乘法器、 专用外部存储器接口电路、4kbi t 嵌入式存储器块、锁相环（PLL）和高速差分I /O能力。3．软件设计对可编程逻辑器件 FPGA 的编程采用 Qua r t us 2 作为开发工具，顶层使用原 理图实现，底层由 Ve