第九章 时序逻辑电路06_04.pptVIP

二、主从JK触发器 1.电路结构 从触发器 主触发器 反馈线 C C C F主 J K R S C F从 Q Q Q SD RD 1 互补时钟控制主、从触发器不能同时翻转 主从JK触发器 逻辑符号 C Q J K SD RD Q 输入：初始状态设置端SD，RD； 时钟脉冲C； 信号输入J，K； 输出：Q，Q。 2. 工作原理 0 1 F主打开 F主状态由J、K决定，接收信号并暂存。 F从封锁 F从状态保持不变。 0 1 C R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 1 0 状态保持不变。 从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。 F从打开 F主封锁 0 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 C 0 1 0 1 0 0 1 0 C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。 因此，要求C高电平期间J、K的状态保持不变。触发器下降沿有效。 C下降沿( )触发器翻转（ F从状态与F主状态一致）。 C低电平时,F主封锁J、K不起作用 C R S C F从 Q Q Q SD RD 1 C F主 J K C 0 1 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 分析JK触发器的逻辑功能 (1)J=1, K=1 设触发器原态为“0”态 翻转为“1”态 1 1 0 1 1 0 1 0 1 0 0 1 状态不变 主从状态一致 状态不变 0 1 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 (1)J=1,K=1 1 0 设触发器原态为“1”态 为“？”状态 J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。 (1)J=1, K=1 0 1 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 (2)J=0，K=1 设触发器原态为“1”态 翻转为“0”态 0 1 1 0 0 1 0 1 0 1 1 0 0 1 设触发器原态为“0”态 为“？”态 0 1 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 (3)J=1，K=0 设触发器原态为“0”态 翻转为“1”态 1 0 0 1 1 0 1 0 1 0 0 1 0 1 设触发器原态为“1”态 为“？”态 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 (4)J=0，K=0 设触发器原态为“0”态 保持原态 0 0 0 1 0 0 0 1 保持原态 保持原态 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 0 1 结论： C高电平时F主状态由J、K决定，F从状态不变。 C下降沿( )触发器翻转（F从状态与F主状态一致）。 3. JK触发器的逻辑功能 Qn 1 0 0 1 1 1 0 0 Qn 0 1 C高电平时F主状态由J、K决定，F从状态不变。 C下降沿( )触发器翻转（F从状态与F主状态一致）。 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK触发器状态表 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 Qn+1 Qn S R (保持功能) (置“0”功能) (置“1”功能) (计数功能) C下降沿触发翻转 逻辑符号 C Q J K SD RD Q SD 、 RD为直接置 1、置 0 端，不受时钟控制，低电平有效，JK触发器工作时SD 、 RD应接高电平。 保持功能 C Qn J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 SD=RD=1 例：JK 触发器工