EDA实验半加器..docVIP

半加器 一、 实验目的 熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，并掌握其设计方法和软件的应用，并进行仿真，下载测试。 二、 实验条件 1、PC机一台。 2、开发软件：Q uartusII。 3、实验设备：GW48-CK EDA实验开发系统。 4、选用芯片：ACEX系列EP1K30TC144-3。 三、 实验原理： 1．半加器定义 半加器能实现两个一位二进制数的算术加法及向高位进位，而不考虑低位进位的逻辑电路。它有两个输入端，两个输出端。半加器用异或门及与门来实现。 2. 真值表 两个一位二进制半加器的运算类似于十进制运算，区别是二进制半加器是逢2向高位进一，十进制是逢十向高位进一。两个一位二进制半加器的运算法则为 0+0=0；1+0=1；0+1=1；1+1=0,同时向高位进1. 根据两个一位二进制半加器的运算法则，我们得出其真值表，如下： 半加器的真值表中两个输入是加数A和B，输出有一个是和数C，另一个是进位数D。 被加数A 加数B 和数C 进位数D 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 3. 输出逻辑表达式 通过观测真值表很容易看出：A,B相异时，输出和数C为1；A,B相同时，输出和数C为0；A,B都为1时，输出进位数D为1；否则输出进位数D为0.据此我们得出如下: C=AB,D=A?B 注 ：表示异或，?表示与 4.实验原理图 四、实验步骤 打开QuartusII 选择主菜单File→New→Block diagram进入程序编辑状态 双击编辑区域。输入半加器原理图 按建进入保存键面，将程序命名为add.bdf（程序名应与代码中的编辑名一致）， 运行编译。 波形仿真 NEW-----Vector Waveform File 双击下图空白区域 点击LIST 后续步骤跟三人表决器步骤一样。 编译仿真 硬件下载 端口配置 a------PIN8 b------PIN9 cout----- PIN 20 sout----- PIN 21 此时系列会识别并口和下载电缆，如下图（注：对系统而言Byteblaster 和ByteblasterMV 都认为ByteblasterMV） 我们将看到蓝色跳不断充满，当显示100％时下载成功。 实验报告：根据实验内容写出实验报告，包括实验目的，实验原理，实验内容，程序设计或原理图；给出程序分析报告、仿真波形图、硬件下载实验结果及其分析报告。