[第6章] 组合电路构件块.pptVIP

下载本文档

8
0
约4.41万字
约 189页
2016-12-30 发布于未知
举报
版权申诉

[第6章] 组合电路构件块.ppt

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

module test (CLK, Clr, rtin, DataIn, A); input CLK, Clr; // clock and clear input rtin; // serial input input [3:0] DataIn; // input data output [3:0] A; // output signal reg [3:0] A; always @(posedge CLK or negedge Clr) begin if (~Clr) A = DataIn; else A = {A[2:0], rtin}; end endmodule Verilog HDL 编程时序仿真 module test (CLK, Clr, rtin, DataIn, A); input CLK, Clr; // clock and clear input rtin; // serial input input [3:0] DataIn; // input data output [3:0] A; // output signal reg [3:0] A; always @(posedge CLK or negedge Clr) begin if (~Clr) A = DataIn; else A = {A[2:0], rtin}; end endmodule Memory (存储器） Memory（存储器） Memory RAM (Random Access Memory) (随机存取存储器) ROM (Read Only Memory) (只读存储器) Digital Logic ROM RAM RAM（Random Access Memory) 可写 (Memory Write Operation) 可读 (Memory Read Operation) bit byte words 16 bit = 2 byte = 1 words RAM的模块图 Memory unit n数据输入线 (n data input lines) N数据输出线 (n data output lines) K 地址线 (K address lines) 读(Read) 写(Write) 例: 1024 x 16 Memory 内容 0000110101000110 2 0000000010 1010101110001001 1 0000000001 1011010101011101 0 0000000000 Memory contest 十进制 (decimal) 二进制 (binary) 0101010001111000 1023 1111111111 0000111100001111 1022 1111111110 1010001110001100 1021 1111111101 Memory 地址（Memory Address) 64 x 22 RAM 设计 RAM clk Read Write In_addr[5:0] In_data[21:0] Out[21:0] 10_1101_0011_1111_0101 000_000 存储数据(22’b mem_data) 地址(6’b addr) 11_0001_1011_1110_0010 000_010 01_1010_1100_1100_1110 000_001 00_1110_1011_1110_0010 111_111 01_1010_1101_1010_1111 111_110 … … 64 x 22 RAM 设计写数据(write) RAM clk In_addr 10_1101_0011_1111_0101 000_000 存储数据 (22’b mem_data) 地址 (6’b addr) 11_0001_1011_1110_0010 000_010 01_1010_1100_1100_1110 000_001 00_1110_1011_1110_0010 111_111 01_1010_1101_1010_1111 111_110 … … Write_en In_data 写数据(write) Verilog HDL编程 RAM clk In_addr 10_1101_0011_1111_0101 000_