《AFEKnowledgeIntroducewhole.pptVIP

AFE Knowledge Introduce 1.1.AFE 相關名詞介紹 AFE: Analog Front End CDS: Correlated Double Sampler INL: Integral Nonlinear DNL:Differential Nonlinear ConvCk = ADCCLK = MCLK CK1 = RSMP=CDSCLK1 CK2 = VSMP=CDSCLK2 ASIC: Application-Specific Integrated Circuit 1.2.Pin Configuration 1.3.AFE Block Diagram 1.4.基本控制路徑 2.1.AFE的基本控制原理 AFE不等於ADC,ADC是AFE的核心部分,但從1.3.AFE Block Diagram 可知,AFE還包含CDS,PGA,MUX等對信號進行處理的部分.ASIC通過AFE Serial Interface: SCLKSLOADSDATA Signal, 由F/W設置Registers的內容,從而實現對AFE動作的控制. 2.2.AFE Register Table 2.3.Configuration Register Parameter Set 2.3.MUX Register Parameter Set 2.4.Serial Interface Control 3.1.AFE需要完成的工作 在CCD Knowledge Introduce (1)中有介紹CCD的兩個特性: 1.Sensitivity 2.無光輸出 由光譜響應可知,對同樣的光源而言,不同波長的光產生輸出電壓不一樣,其中綠光的輸出電壓較紅光和藍光要高.反映在CCD,則R,G,B三個Channel的Sensitivity各不相同,ex:TCD2905CFG, SR=4.7V/lx.s ; SG=6.4V/lx.s;SB=3.7V/lx.s (Typ. Value),如果不做調整,則Image品質會嚴重失真 同樣,無光輸出是CCD作為半導體的物理特性,如果不做調整,對常用的EVEN/ODD 的CCD Image會有明暗相間的條紋. 所以,AFE在完成進入ADC之前,還需要完成上述兩個信號處理的動作.即處理Y=ax+b的問題. 3.2.1AFE 之CDS部工作原理簡介 3.2.2.1.CDS工作原理-CCD VOS介紹 3.2.2.2. CDS工作原理-AFE Clamp Bias 3.2.3. CDS工作原理-Sampling 3.2.4. Internal Timing Diagram Introduce 3.3.1.AFE之Offset處理(1) Calibration時,ASIC將通過F/W設置Offset Register的參數來定義每個Channel的Offset值.則Scan時,CCD Output Analog Signal ADC前, ASIC會調用Offset Register Digital Signal,經過內置DAC,轉換為Analog Signal,與CCD Output Analog Signal作減法處理.即Offset處理. 概念:CCD Output Voltage,Bit,Gray Level If AFE Full Range is 4V,ADC 8 Bit, When Input 0V ,after ADC, Output 0000,0000?0 Level When Input 4V,after ADC, Output 1111,1111 ?255 Level When Input 2V,after ADC,Output ? 3.3.2.AFE之Offset處理(2) Dark Signal Voltage的選擇有兩種: 1.Lamp Off時 CCD Output Voltage 2.Lamp On時Dummy Pixel Output Voltage F/W一般會選擇方式2作為Offset計算參考 AD9826 Programmable Offset的範圍是(-300mV,300mV),Offset Register有Bit0~Bit8 共9Bit,可以將Offset的變化設置為512階,即每階變化600mV/29=1.2mV , 而CCD Dark Signal Vavg =0~2.0mV,DSNU=0~7.0mV,所以在設置Offset值時,F/W不會直接使用Dark Signal Output 作為Offset(精度),而採用逐次逼近法,設置Offset Register的參數. 3.3.3. AFE之Offset處理(3) 3.4.1.AFE之Gain處理(1)