集成电路设计CAD_EDA工具实用教程作者韩雁第12章可测性设计及可测性设计软件使用12-可测性设计及DFT软件的使用课件.pptVIP

下载本文档

24
0
约6.56千字
约 122页
2016-12-24 发布于广东
举报
版权申诉

集成电路设计CAD_EDA工具实用教程作者韩雁第12章可测性设计及可测性设计软件使用12-可测性设计及DFT软件的使用课件.ppt

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

* * 共122页 * 1.Read Design(1/2) * 共122页 * Read Design(2/2) * 共122页 * 2.Build Model * 共122页 * Some TetraMax Terms * 共122页 * ATE Tester Cycles * 共122页 * Typical Event Flow * 共122页 * Event Order in Terms of SPF Procedures * 共122页 * 3.Perform DFT Rules Check * 共122页 * Analyze Rule Violations * 共122页 * 4.Generating ATPG Patterns(1/2) * 共122页 * ATPG Effort:Abort Limit * 共122页 * ATPG Effort:Capture Cycles * 共122页 * ATPG Effort:Pattern Limit * 共122页 * 3 ATPG Engines * 共122页 * Generating ATPG Patterns(2/2) * 共122页 * 5.Review Results * 共122页 * 6.Pattern Compression * 共122页 * Pattern Compression-Dynamic * 共122页 * Pattern Compression-Static(1/2) * 共122页 * Pattern Compression-Static(2/2) * 共122页 * “AUTO”mode to run ATPG * 共122页 * 7.Saving ATPG Patterns * 共122页 * STIL Procedure File * 共122页 * * 共122页 * 5 Fault Categories * 共122页 * 11 Fault Classes * 共122页 * Fault Interface File Format * 共122页 * Outline DFT基础 DFTCompile生成扫描链 TetraMAX生成ATPG 设计实例 * * U1是为了避免输出端的毛刺而加的，未改变实际电路的功能，为冗余电路，故不可测 * * * 共122页 * Type of Scan Clock * 共122页 * Custom Scan Path(1/2) * 共122页 * Custom Scan Path(2/2) * 共122页 * Specify Scan Enable * 共122页 * Specify Scan Chain Signals * 共122页 * Scan Chain Port * 共122页 * Guidelines for Scan Ports * 共122页 * Remove Scan Specification Adaptive Scan 随着IC设计进步到130nm以下工艺且设计规模越来越大，DFT向量验证时间越来越长，所需ATE内存越来越高，因而Synopsys公司的Adaptive Scan压缩即自适应扫描压缩技术应运而生。它使用了一种并行扫描链结构，从而大大减少了测试向量，缩短了链长，并且可以根据设计需要自如的选择压缩比率；另一特点是它的串行并行转换电路均使用组合逻辑电路，没有时序逻辑单元，不必为插入测试逻辑考虑时钟平衡问题。相较于传统的DFT流程，Adaptive Scan压缩设计流程可兼容于其中，在构建扫描链配置之时，增加了以下几条命令： set_dft_configuration –scan_compression enable 定义扫描压缩使能； set_scan_compression_configuration –minimum_compression 6 设置最小压缩比率； set_dft_signal –view spec –type TestMode –port compress_mode –active_state 1 增加压缩模式管脚。 * 共122页 * * 共122页 * 5.Scan Preview * 共122页 * 6.Scan Chain Synthesis * 共122页 * Key of Scan Insertion * 共122页 * Setting the Effort Level * 共122页 * 7.Post-Scan Check * 共122页 * * 共122页 * 8.Scan Chain Identification * 共122页 * 9.Estimate Test coverage * 共122页 * File Ou