第二部分微机原理与接口技术(总线时序部分需要补充讲述)课程.pptVIP

第二章 微处理器 通过本章的学习，读者应该掌握以下内容： 8086/8088微处理器的结构及指令执行的操作过程 8086/8088在最大和最小模式下引脚功能 8086的操作时序 80x86的实地址方式和虚地址方式 （3）、/RQ//GT1、/RQ//GT2：总线请求信号（输入）/总线请求允许信号（输出），双向，低电平有效。 （4）、/LOCK：总线封锁信号，三态输出，低电平有效。/LOCK=0，CPU不允许其它控制器占用总线。 总线操作 总线读操作：CPU从存储器或外设读取数据。 总线写操作：CPU将数据写入存储器或外设。 1、存储器读周期 总线周期包括：T1、T2、T3、（TW）、T4机器周期。 （1）、T1周期 M//IO信号：从存储器读还是从I/O设备中读数据； AD15-AD0、A19/S7-A16/S3：确定20位地址； /BHE：选择奇地址存储体选择。 ALE：地址锁存信号，以使地址/数据线分开。 （2）、T2状态 A19/S6-A16/S3：出现S6-S3状态信号。决定段寄存器、IF状态、8086CPU不否连在总线上。 AD15-AD0：高阻状态。 /RD：由高电平变为低电平，开始进行读操作。 /DEN：变低电平，启动收发器8268，做好接收数据的准备。 （3）、T3状态 若存储器或I/O端口已做好发送数据准备，则在T3状态期间将数据放到数据总线上，在T3结束时，CPU从AD15-AD0上读取数据。 （4）、TW状态 在T3状态，存储器或外设没有准备好数据，不能在T3状态将数据放到总线上，使READY=0，则CPU在T3和T4之间插入一个或几个TW状态，直到数据准备好READY=1为止。 TW状态时总线的动作与T3时相同。 （5）、T4状态 CPU对数据总线进行采样，读出数据。 CPU往存储器或I/O设备写数据的时序如下页所示： CLK T1 T2 T3、TW T4 M//IO A19/S6-A16/S3 A19-A16 /BHE/S7 /BHE S7-S3 ALE READY AD15-AD0 地址输出 数据输出 /RD DT//R /DEN CPU从存储器或I/O端口读取数据的时序 2、存储器写周期 （1）、T1状态 M//IO信号：对存储器写还是对I/O设备中写数据； AD15-AD0、A19/S7-A16/S3：确定20位地址； /BHE：选择奇地址存储体选择。 ALE：地址锁存信号，以使地址/数据线分开。 DT//R：为高电平，指示收发器8286发送数据，写操作。 （2）、T2状态 A19/S6-A16/S3：出现S6-S3状态信号。决定段寄存器、IF状态、8086CPU不否连在总线上。 AD15-AD0：发出16位数据。 /WR：由高电平变为低电平，开始进行写操作。 /DEN：变低电平，启动收发器8268，做好发送数据的准备。 （3）、T3状态 若存储器或I/O端口已做好接收数据准备，则在T3状态期间将数据放到数据总线上，在T3结束时，CPU将AD15-AD0上数据写入到存储器或I/O设备中。 （4）、TW状态 在T3状态，存储器或外设没有准备好接收数据，使READY=0，则CPU在T3和T4之间插入一个或几个TW状态，直到设备准备好READY=1为止。 （5）、T4状态 在T4状态，数据从数据总线上被撤除，各种控制信号和状态信号进入无效状态，CPU完成了对存储器或I/O设备的写操作。 3、输入/输出周期 8086与外设通讯，也即从外设输入数据，或把数据输出给外设的时序，与CPU同存储器之间的通讯时序,几乎完全相同，只是IO／M信号应为高。所以我们就不赘述。 4、空转周期 8086只有在CPU于存储器或外设要传送指令或操作时，才能执行如上所述的总线周期，若CPU不执行总线周期，则总线接口执行空转操作 。 CLK T1 T2 T3、TW T4 M//IO A19/S6-A16/S3 A19-A16 /BHE/S7 /BHE S7-S3 ALE READY AD15-AD0 地址输出 数据输出 /WR DT//R /DEN CPU往存储器或I/O端口写数据的时序 5、中断响应周期 中断响应周期：从CPU中止现行程序转中断服务程序这一过程。 中断响应周期要用两个总线周期。 第一个响应周期：使AD15-AD0、/BHE/S7、A19/S6-A16/S3悬空。 第二个响应周期：外设向数据总线上输送一个字节的中断类型号。 每一响应周期的T1状态输出一个高电平脉冲，作为地址锁存信号。 * 2、1 8086/8088微处理器 2、1、1 8086/8088微处理器的结构及执行程序的操作过程 8086：Intel系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，8086